[發(fā)明專利]硅通孔測試版圖、測試結(jié)構(gòu)、制備方法及量測方法

有效

• 申請?zhí)枺?/td>: 201410071731.5
• 申請日: 2014-02-28
• 公開（公告）號(hào): CN103794598B
• 公開（公告）日: 2018-01-26
• 發(fā)明（設(shè)計(jì)）人: 林宏
• 申請（專利權(quán)）人: 上海集成電路研發(fā)中心有限公司
• 主分類號(hào): H01L23/544
• 分類號(hào): H01L23/544;H01L21/66
• 代理公司: 上海天辰知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙)31275
• 代理人: 吳世華,林彥之

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種硅通孔測試版圖、硅通孔測試結(jié)構(gòu)、硅通孔測試結(jié)構(gòu)的制備方法、以及硅通孔電阻的量測方法。

背景技術(shù)

隨著集成電路制造技術(shù)進(jìn)入28nm及以下技術(shù)代，傳統(tǒng)的平面結(jié)構(gòu)已達(dá)到物理極限，新材料和新技術(shù)的引入帶來巨額的研發(fā)費(fèi)用和應(yīng)用費(fèi)用，業(yè)界普遍開始采用三維技術(shù)。一方面，集成電路制造業(yè)領(lǐng)軍者們開始將FINFET三維結(jié)構(gòu)應(yīng)用到MOS管，半導(dǎo)體溝道類似一條山脈，柵極均勻覆蓋在“山脈”上，以此顯著增加?xùn)艠O對溝道的控制能力，有效提高遷移率，降低閾值電壓，提高器件性能。另一方面，芯片制造廠商和封裝廠商都在致力于三維互連技術(shù)開發(fā)，三維互連在成本可控范圍內(nèi)可實(shí)現(xiàn)下一、兩個(gè)技術(shù)代的集成密度，從經(jīng)濟(jì)學(xué)定律繼續(xù)遵循摩爾定律來保持技術(shù)先進(jìn)性。

硅通孔TSV技術(shù)是三維互連技術(shù)的核心之一，即在硅片表面刻蝕出深孔，然后填充介質(zhì)和金屬，再通過硅通孔直接從硅片背面與另一枚硅片進(jìn)行互連，顯著縮短金屬連線的長度、降低RC延遲，同時(shí)還可以減小芯片封裝尺寸。硅通孔技術(shù)的標(biāo)準(zhǔn)工藝流程為硅通孔的干法刻蝕、濕法清洗、介質(zhì)層沉積、阻擋層沉積、籽晶層沉積、銅電鍍、化學(xué)機(jī)械拋光。由于集成密度要求，硅通孔技術(shù)的孔徑一般在5～50um，深度在50～300um。因此，硅通孔技術(shù)的深寬比可達(dá)到10:1以上。

在進(jìn)行硅通孔刻蝕后，需要對硅通孔的電阻進(jìn)行測量，以便后期的硅通孔的應(yīng)用開發(fā)。然而，由于硅通孔的尺寸較大，硅通孔的電阻一般在0.001～0.05歐姆，這與銅互連后道工藝的引線模塊電阻（一般在0.02～0.2歐姆/模塊面積）接近，引線電阻的影響不可忽略。硅通孔必須分別從正面和背面進(jìn)行金屬連接，才能實(shí)現(xiàn)三維互連，但相關(guān)工藝可能引入的表面缺陷或銅氧化，以及銅和其他金屬之間的歐姆接觸狀況，都會(huì)導(dǎo)致硅通孔接觸電阻增加。由此可見，引線電阻和接觸電阻會(huì)嚴(yán)重影響硅通孔電阻的量測；因此，在接觸電阻不可避免的情況下，如果能夠規(guī)避開引線電阻，將會(huì)有效地提高硅通孔電阻的量測精度。

發(fā)明內(nèi)容

為了克服以上問題，本發(fā)明旨在提供一種硅通孔測試版圖、硅通孔測試結(jié)構(gòu)、硅通孔測試結(jié)構(gòu)的制備方法、以及硅通孔電阻的量測方法，從而有效規(guī)避引線電阻，提高硅通孔電阻的量測精度。

本發(fā)明提供一種硅通孔測試版圖，其由硅通孔光刻層的版圖與測試模塊和引線光刻層的版圖疊加形成，其中，

所述硅通孔光刻層的版圖包括互為鏡像對稱圖形的第一硅通孔陣列圖形和第二硅通孔陣列圖形；

所述測試模塊和引線光刻層的版圖包括：互為鏡像對稱圖形的第一測試模塊圖形和第二測試模塊圖形，互為鏡像對稱圖形的若干條第一引線圖形和若干條第二引線圖形；所述第一測試模塊圖形包括第一電流施加模塊圖形和第一電壓測試模塊圖形，所述第二測試模塊圖形包括第二電流施加模塊圖形和第二電壓測試模塊圖形；其中，

所述第一硅通孔陣列圖形中的各個(gè)硅通孔圖形與所述第一電流施加模塊圖形通過所述第一引線圖形相連接，所述第一硅通孔陣列圖形中的任意一個(gè)硅通孔圖形與所述第一電壓測試模塊圖形通過所述第一引線圖形相連接；

所述第二硅通孔陣列圖形中的各個(gè)硅通孔圖形與所述第二電流施加模塊圖形通過所述第二引線圖形相連接，所述第二硅通孔陣列圖形中的任意一個(gè)硅通孔圖形與所述第二電壓測試模塊圖形通過所述第二引線圖形相連接；

所述第一引線圖形和所述第二引線圖形相同。

優(yōu)選地，所述硅通孔測試版圖還包括接觸模塊圖形，所述接觸模塊圖形與所述硅通孔圖形一一對應(yīng)設(shè)置，所述接觸模塊圖形的中心與所述硅通孔圖形的圓心一一對準(zhǔn)，每個(gè)所述接觸模塊圖形用于將一個(gè)所述硅通孔圖形和與之對應(yīng)的所述引線圖形相連接。

優(yōu)選地，所述接觸模塊圖形設(shè)置于所述測試模塊和引線光刻層的版圖圖形中。

優(yōu)選地，所述第一或第二硅通孔陣列圖形為正三角形陣列圖形、正方形陣列圖形、菱形陣列圖形、扇形陣列圖形、呈中心對稱的六邊形陣列圖形或呈等腰梯形排布的陣列圖形。

本發(fā)明還提供一種采用上述的硅通孔測試版圖形成的硅通孔測試結(jié)構(gòu)，其包括：

在硅片正面具有互呈鏡像對稱的第一硅通孔陣列和第二硅通孔陣列；

在硅片背面具有一層金屬層，用于將所述第一硅通孔陣列中和所述第二硅通孔陣列中的硅通孔以低電阻相連通；