[發明專利]一種適用于MEMS應用的超低功耗LDO電路

有效

• 申請號: 201410069762.7
• 申請日: 2014-02-27
• 公開（公告）號: CN104881070B
• 公開（公告）日: 2016-11-09
• 發明（設計）人: 遲青青;張威彥
• 申請（專利權）人: 無錫華潤上華半導體有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 汪洋;高偉

1.一種適用于MEMS應用的超低功耗LDO電路，其特征在于，包括穩定電壓電路（201）、運算放大器（203）、米勒補償結構（202）、第一電容補償Cs、第二電容補償Co和輸出級，其中，所述輸出級包括串聯調整管P以及由取樣電阻R1和R2組成的串聯結構，所述串聯結構的一端連接至電壓Vout的輸出端，另一端連接至接地端，所述串聯調整管P的柵極連接至所述運算放大器（203）的輸出端，源極連接至電壓Vin的輸入端，漏極連接至所述電壓Vout的輸出端；所述穩定電壓電路（201）為所述運算放大器（203）提供偏置電壓，為運算放大器（203）的同相輸入端提供基準電壓；所述運算放大器（203）的反饋回路的一端連接至所述取樣電阻R1和R2之間的反饋點，提供一個穩定電平；所述米勒補償結構（202）的一端連接至所述運算放大器（203）的輸出端，另一端連接至所述電壓Vout的輸出端；所述第一電容補償Cs的一端連接至所述電壓Vout的輸出端，另一端連接至所述取樣電阻R1和R2之間的反饋點；所述第二電容補償Co的一端連接至所述電壓Vout的輸出端，另一端連接至所述接地端；所述第一電容補償Cs與所述取樣電阻R1并聯，所述第二電容補償Co與所述串聯結構并聯，所述第一電容補償Cs和所述第二電容補償Co與所述米勒補償結構（202）共同發揮作用，實現穩定所述LDO電路的目的。

2.根據權利要求1所述的電路，其特征在于，所述米勒補償結構（202）由串聯的電容Cm和電阻Rm構成，所述電容Cm的一端連接至所述運算放大器（203）的輸出端，所述電阻Rm的一端連接至所述串聯調整管P的漏極。

3.根據權利要求1所述的電路，其特征在于，在所述LDO電路通過大負載電流時，以所述米勒補償結構（202）和所述第二電容補償Co的穩定補償作用為主；在所述LDO電路通過小負載電流時，以所述第一電容補償Cs和所述第二電容補償Co的穩定補償作用為主。

4.根據權利要求1所述的電路，其特征在于，所述穩定電壓電路（201）包括四個MOS管M1、M2、M3和M4以及一個電阻Rs，其中，所述MOS管M1和M2構成第一電流源，所述M1和M2的柵極接在一起連接至所述偏置電壓Vbias的輸出端，所述M1的源極連接至接地端，所述M1的漏極連接至所述偏置電壓Vbias的輸出端，所述M2的源極連接至所述電阻Rs的一端，所述電阻Rs的另一端連接至接地端，所述M2的漏極連接至所述M3的漏極；所述MOS管M3和M4構成第二電流源，所述M3和M4的柵極接在一起連接至所述M3的漏極，所述M3和M4的源極均連接至所述電壓Vin的輸入端，所述M4的漏極連接至所述偏置電壓Vbias的輸出端。

5.根據權利要求4所述的電路，其特征在于，所述第一電流源和所述第二電流源互相為參考電流Iout，所述電流Iout與所述電壓Vin無關，從而所述偏置電壓Vbias與所述電壓Vin無關。

6.根據權利要求1所述的電路，其特征在于，所述LDO電路與所述MEMS形成于同一個芯片（200）中。

7.根據權利要求1所述的電路，其特征在于，所述運算放大器（203）的電路結構是包括五個MOS管M5、M6、M7、M8和M9的CMOS運算放大器電路（204），其中，所述M5和M6為NMOS，所述M7和M8為PMOS，所述M9為NMOS；所述穩定電壓電路（201）輸出的所述偏置電壓Vbias分別輸入至所述M5和M9的柵極，所述M9的源極連接至接地端，所述M9的漏極與所述M5和M6的源極接在一起；所述M7和M8的柵極接在一起連接至所述M8的漏極，所述M7和M8的源極均連接至所述電壓Vin的輸入端，所述M7的漏極與所述M5的漏極接在一起引出所述電路（204）的輸出端，所述M8的漏極與所述M6的漏極接在一起，所述M6的柵極連接至所述取樣電阻R1和R2之間的反饋點，提供所述穩定電平；所述電路（204）的輸出端與所述串聯調整管P的柵極和所述米勒補償結構202中的電容Cm的一端接在一起。