[發(fā)明專利]可防止電流倒灌至電源線的集成電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201410069483.0
• 申請(qǐng)日: 2014-02-27
• 公開(kāi)（公告）號(hào): CN104883168B
• 公開(kāi)（公告）日: 2017-12-15
• 發(fā)明（設(shè)計(jì)）人: 高碩廷;葉俊文
• 申請(qǐng)（專利權(quán)）人: 晨星半導(dǎo)體股份有限公司
• 主分類號(hào): H03K17/687
• 分類號(hào): H03K17/687
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司31100
• 代理人: 徐偉

1.一種可防止電流倒灌至電源線的集成電路，包含有：

輸入電路，包含有：

接合墊，用以電連接至外部信號(hào)線；以及

拉高電路，包含有：

拉高開(kāi)關(guān)，其具有第一控制端以及第一體端，用以電連接該接合墊至該電源線；

體端控制開(kāi)關(guān)，其具有第二控制端以及第二體端，用以連接該第一體端與該第二體端至該電源線；以及

控制電路，電連接至該電源線與該接合墊，依據(jù)內(nèi)部信號(hào)、該電源線的電源電壓、以及該接合墊的接合墊電壓，來(lái)控制該第一與該第二控制端；

其中，當(dāng)該電源電壓為預(yù)設(shè)電壓時(shí)，該控制電路使該體端控制開(kāi)關(guān)為導(dǎo)通狀態(tài)；以及

當(dāng)該電源電壓為接地電壓，且該接合墊電壓為該預(yù)設(shè)電壓時(shí)，該控制電路控制該體端控制開(kāi)關(guān)與該拉高開(kāi)關(guān)均為關(guān)閉狀態(tài)。

2.如權(quán)利要求1所述的集成電路，其特征在于，當(dāng)該電源電壓為該預(yù)設(shè)電壓時(shí)，該控制電路依據(jù)該內(nèi)部信號(hào)，來(lái)控制該拉高開(kāi)關(guān)。

3.如權(quán)利要求1所述的集成電路，其特征在于，當(dāng)該電源電壓為該接地電壓時(shí)，該控制電路使該接合墊電連接至該第一控制端與該第二控制端。

4.如權(quán)利要求1所述的集成電路，其特征在于，該控制電路包含有：

傳輸電路，用以傳送該內(nèi)部信號(hào)至該第一控制端，其包含有：

并聯(lián)的第一NMOS以及第一PMOS，該第一NMOS與該第一PMOS用以傳遞該內(nèi)部信號(hào)至該第一控制端，該第一NMOS的閘端電連接至該電源線；

第一電路，連接于該第一控制端與該接合墊之間，包含有：

并聯(lián)的第二NMOS以及第二PMOS，該第二NMOS以及該第二PMOS用以電連接該接合墊至該第一PMOS的閘端，該第二NMOS以及該第二PMOS的二閘端電連接至該電源線；以及

第三PMOS，其閘端電連接至該電源線，用以電連接該第一控制端至該第一PMOS的該閘端；以及

第二電路，電連接于該第二控制端與該接合墊之間，包含有：

第四PMOS、第五PMOS、以及第六PMOS，串聯(lián)于該接合墊與接地線之間，該第四與該第六PMOS的二閘端電連接至該電源線，該第五PMOS的閘端連接至該第一PMOS的該閘端；以及

第三NMOS，電連接該第二控制端至該接地線，其閘端電連接至該電源線。

5.如權(quán)利要求4所述的集成電路，其特征在于，該控制電路內(nèi)的每個(gè)PMOS都具有體端，均電連接到該第一體端。

6.如權(quán)利要求4所述的集成電路，其特征在于，該控制電路另包含有第四NMOS，電連接于該第一PMOS的該閘端與該接地線之間，該第四NMOS的閘端電連接至該接地線。

7.如權(quán)利要求1所述的集成電路，其特征在于，該拉高開(kāi)關(guān)與第一電阻串聯(lián)于該接合墊與該電源線之間，該控制電路具有第二電阻，電連接至該接合墊，該第一電阻用以匹配該外部信號(hào)線的阻抗。

8.如權(quán)利要求1所述的集成電路，其特征在于，該輸入電路為第一輸入電路，該集成電路另包含有第二輸入電路，每個(gè)輸入電路均具有靜電放電二極管，連接于靜電放電總線與對(duì)應(yīng)的結(jié)合墊之間，該集成電路另包含有：

總線連接電路，連接于該靜電放電總線與該電源線之間，依據(jù)該電源電壓、該第一輸入電路的該接合墊電壓、以及該第二輸入電路的該接合墊電壓，來(lái)控制該靜電放電總線與該電源線之間的電性連接。

9.一種可防止電流倒灌至電源線的集成電路，包含有：

靜電放電總線；

多個(gè)輸入電路，每一輸入電路包含有：

接合墊；以及

靜電放電二極管，連接于該接合墊與該靜電放電總線之間；以及

總線連接電路，電連接于該靜電放電總線與該電源線之間，依據(jù)該電源線的電源電壓與該些接合墊的數(shù)個(gè)接合墊電壓來(lái)控制該靜電放電總線與該電源線的電性連接。

10.如權(quán)利要求9所述的集成電路，其特征在于，當(dāng)該電源電壓為預(yù)設(shè)電壓時(shí)，該電源線電連接至該靜電放電總線。

11.如權(quán)利要求9所述的集成電路，其特征在于，該總線連接電路包含有：

連接電路，連接于該靜電放電總線與該電源線之間；以及

多個(gè)多工器，分別對(duì)應(yīng)該多個(gè)輸入電路，每一多工器分別依據(jù)該電源電壓將接地線與對(duì)應(yīng)輸入電路的該接合墊的其中之一電連接至該連接電路。