[發(fā)明專(zhuān)利]低功耗隨機(jī)數(shù)發(fā)生器

有效

• 申請(qǐng)?zhí)枺?/td>: 201410068042.9
• 申請(qǐng)日: 2014-02-27
• 公開(kāi)（公告）號(hào): CN103885747B
• 公開(kāi)（公告）日: 2017-01-11
• 發(fā)明（設(shè)計(jì)）人: 沈海斌;解志超
• 申請(qǐng)（專(zhuān)利權(quán)）人: 浙江大學(xué)
• 主分類(lèi)號(hào): G06F7/58
• 分類(lèi)號(hào): G06F7/58
• 代理公司: 杭州求是專(zhuān)利事務(wù)所有限公司33200
• 代理人: 林松海

技術(shù)領(lǐng)域

本發(fā)明涉及一種用于密碼芯片中，可以經(jīng)過(guò)采樣構(gòu)成熵源，進(jìn)而產(chǎn)生高熵值隨機(jī)比特流的低功耗隨機(jī)數(shù)發(fā)生器。

背景技術(shù)

隨機(jī)數(shù)在密碼技術(shù)中有非常重要的作用，偽隨機(jī)數(shù)在安全強(qiáng)度較高的應(yīng)用中不能滿(mǎn)足要求，因此真隨機(jī)數(shù)發(fā)生器的研究受到重視，而隨機(jī)源（熵源）在隨機(jī)數(shù)發(fā)生器中對(duì)輸出序列的特性有決定性影響。目前，放大電阻熱噪聲法、混沌電路法、振蕩采樣法等。其中，振蕩采樣法原理簡(jiǎn)單、實(shí)現(xiàn)方便，可用純數(shù)字邏輯實(shí)現(xiàn)，相較于模擬電路實(shí)現(xiàn)的方法能夠有效地節(jié)省面積。功耗已經(jīng)是集成電路設(shè)計(jì)中的一個(gè)主要參數(shù)，低功耗設(shè)計(jì)已經(jīng)成為與性能同等重要的設(shè)計(jì)目標(biāo)，也是高性能電子設(shè)備所必須遵循的一個(gè)規(guī)范，功耗降低意味著更低的成本、更高的穩(wěn)定性等，是核心要素之一，技術(shù)的發(fā)展勢(shì)必伴隨著對(duì)更低功耗更低電壓研究的需求。設(shè)計(jì)一種低功耗數(shù)字真隨機(jī)振蕩信號(hào)發(fā)生源是很有意義的。

現(xiàn)有的隨機(jī)振蕩電路多基于時(shí)鐘控制，這種方法的不足在于其真隨機(jī)性只來(lái)自低頻時(shí)鐘對(duì)高頻振蕩的采樣階段，真隨機(jī)性一定程度受到限制。因而不受時(shí)鐘控制的斐波那契振蕩和伽羅華振蕩受到了更多的研究和使用，其亞穩(wěn)態(tài)振蕩特性受電路噪聲等外部因素影響大，真隨機(jī)性更強(qiáng)，缺點(diǎn)在于為了達(dá)到?jīng)]有時(shí)鐘控制下的近似同步效果，其振蕩鏈中有大量反相器，從而增大了功耗。

發(fā)明內(nèi)容

本發(fā)明的目的是針對(duì)現(xiàn)有的真隨機(jī)數(shù)發(fā)生器的不足，提供一種低功耗的隨機(jī)數(shù)發(fā)生器。

本發(fā)明的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的：

一種低功耗隨機(jī)數(shù)發(fā)生器，包括多組隨機(jī)振蕩電路，每組振蕩電路滿(mǎn)足時(shí)序和隨機(jī)性要求且互不相同。

所述的每組隨機(jī)振蕩電路包括斐波那契振蕩環(huán)、伽羅華振蕩環(huán)、異或門(mén)、采樣時(shí)鐘信號(hào)、寄存器、復(fù)位信號(hào)；所述的復(fù)位信號(hào)分別輸入到斐波那契振蕩環(huán)和伽羅華振蕩環(huán)，所述的斐波那契振蕩環(huán)和伽羅華振蕩環(huán)連接到異或門(mén)后與寄存器相連，采樣時(shí)鐘信號(hào)與寄存器相連。

所述的伽羅華振蕩環(huán)包括接入級(jí)模塊、多個(gè)中間級(jí)模塊，所述的復(fù)位信號(hào)與接入級(jí)模塊相連，接入級(jí)模塊與多個(gè)中間級(jí)模塊串聯(lián)后的輸出端與接入級(jí)模塊的輸入端相連，接入級(jí)模塊的輸出端以及中間級(jí)模塊的輸出端選擇性與接入級(jí)模塊的輸入端相連；所述的接入級(jí)模塊為與非門(mén)、延遲器、異或門(mén)的串聯(lián)；所述的中間級(jí)模塊為反相器、延遲器、異或門(mén)的串聯(lián)；所述的斐波那契振蕩環(huán)包括一個(gè)接入級(jí)小單元、多個(gè)中間級(jí)小單元、反饋邏輯電路，所述的復(fù)位信號(hào)與接入級(jí)小單元相連，接入級(jí)小單元與多個(gè)中間級(jí)小單元串聯(lián)，所述的接入級(jí)小單元和中間級(jí)小單元的輸出端選擇性通過(guò)反饋邏輯電路與接入級(jí)小單元的輸入端相連；所述的接入級(jí)小單元為與非門(mén)、延遲器的串聯(lián)；所述的中間級(jí)小單元為反相器、延遲器的串聯(lián)；所述的反饋邏輯電路為多個(gè)異或門(mén)的組合。

本發(fā)明與現(xiàn)有技術(shù)相比具有的有益效果：

1、低功耗：相比傳統(tǒng)的斐波那契振蕩結(jié)構(gòu)或伽羅華振蕩結(jié)構(gòu)，本發(fā)明的每級(jí)單元是反相器和延遲器的串聯(lián)，達(dá)到了各級(jí)延時(shí)接近從而近似同步的效果；但相比于多個(gè)反相器串聯(lián)消耗的動(dòng)態(tài)功耗，本結(jié)構(gòu)的功耗明顯降低。此外，相比于時(shí)鐘控制的反饋振蕩結(jié)構(gòu)，本發(fā)明電路結(jié)構(gòu)在一定范圍內(nèi)不受時(shí)序的約束，工作電壓是可以調(diào)節(jié)的，能通過(guò)犧牲效率來(lái)降低功耗；

2、良好的隨機(jī)性和魯棒性：相較于傳統(tǒng)的奇數(shù)個(gè)反相器級(jí)聯(lián)的環(huán)形振蕩電路以及時(shí)鐘控制的移位反饋振蕩電路，因電路噪聲等因素引起的亞穩(wěn)態(tài)和混亂現(xiàn)象將更為顯著，此外，由于斐波那契振蕩和伽羅華振蕩的合理結(jié)合，系統(tǒng)復(fù)雜度得到增強(qiáng)；同樣的資源占用下，隨機(jī)數(shù)發(fā)生器的輸出具有更高的魯棒性和隨機(jī)性；

3、良好的實(shí)用性：本發(fā)明采用數(shù)字流程方法實(shí)現(xiàn)，結(jié)構(gòu)緊湊，可移植性強(qiáng),適合于在數(shù)字集成電路中集成。

附圖說(shuō)明

圖1是斐波那契振蕩一般形式原理圖；

圖2是伽羅華振蕩一般形式原理圖；

圖3是改進(jìn)的低功耗斐波那契振蕩環(huán)示意圖；

圖4是改進(jìn)的低功耗伽羅華振蕩環(huán)示意圖；

圖5是單個(gè)振蕩環(huán)電路的結(jié)構(gòu)示意圖；

圖6是整個(gè)電路的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖詳細(xì)說(shuō)明本發(fā)明。

圖1給出了一個(gè)r級(jí)斐波那契振蕩的原理圖，其反饋為f₀=f_r=1；f_i為1代表第i級(jí)參與反饋。理論證明斐波那契振蕩環(huán)不會(huì)進(jìn)入穩(wěn)態(tài)的條件是：

f(x)=(1+x)h(x)and?h(1)=1