[發(fā)明專利]一種基于FPGA并行處理的超寬帶接收機(jī)同步方法

有效

• 申請?zhí)枺?/td>: 201410067965.2
• 申請日: 2014-02-27
• 公開（公告）號: CN103841074B
• 公開（公告）日: 2017-04-05
• 發(fā)明（設(shè)計(jì)）人: 徐湛
• 申請（專利權(quán)）人: 北京信息科技大學(xué)
• 主分類號: H04L27/26
• 分類號: H04L27/26
• 代理公司: 北京遠(yuǎn)大卓悅知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11369
• 代理人: 賀持緩

1.一種基于FPGA并行處理的超寬帶接收機(jī)同步方法，其包括以下步驟：

1）在超寬帶接收機(jī)的幀同步模塊內(nèi)設(shè)置一比特量化模塊、并行滑動(dòng)相關(guān)模塊和判決數(shù)據(jù)輸出模塊；且超寬帶接收機(jī)的接收端采用零中頻方法，通過兩路ADC轉(zhuǎn)換器將接收到的兩路模擬信號進(jìn)行數(shù)字化后，數(shù)字信號進(jìn)入FPGA后通過FPGA內(nèi)置的高速串并轉(zhuǎn)換模塊進(jìn)行1分4的串并轉(zhuǎn)換后進(jìn)入后續(xù)的并行同步接收；并行同步接收的輸入端為實(shí)部四路信號，虛部四路信號，每一路同步頭有效數(shù)據(jù)長度為32個(gè)；

2）并行數(shù)字信號進(jìn)入接收機(jī)內(nèi)的一比特量化模塊，由一比特量化模塊對接收的數(shù)字信號進(jìn)行一比特量化；

3）經(jīng)一比特量化處理后的數(shù)字信號進(jìn)入接收機(jī)內(nèi)的并行滑動(dòng)相關(guān)模塊實(shí)現(xiàn)數(shù)字信號滑動(dòng)相關(guān)；

4）接收機(jī)內(nèi)的判決數(shù)據(jù)輸出模塊對滑動(dòng)相關(guān)后的數(shù)據(jù)求平方和后進(jìn)行最大值搜尋，當(dāng)出現(xiàn)相關(guān)峰時(shí)即完成同步。

2.如權(quán)利要求1所述的一種基于FPGA并行處理的超寬帶接收機(jī)同步方法，其特征在于：所述步驟3）中，所述并行滑動(dòng)相關(guān)模塊包括移位寄存模塊和乘累加模塊，所述移位寄存模塊是通過采用八個(gè)移位寄存器對實(shí)部、虛部各四路1比特量化后數(shù)字信號進(jìn)行移位寄存，實(shí)現(xiàn)滑動(dòng)過程；每一路移位寄存器深度為32；新接收1比特量化后數(shù)字信號進(jìn)入移位寄存器的最高位，其余1比特量化后數(shù)字信號向低位依次移一位；各個(gè)移位寄存器結(jié)構(gòu)相同。

3.如權(quán)利要求2所述的一種基于FPGA并行處理的超寬帶接收機(jī)同步方法，其特征在于：所述移位寄存模塊中每一個(gè)移位寄存器對與其接收到的一路1比特量化后數(shù)字信號進(jìn)行移位寄存，實(shí)現(xiàn)滑動(dòng)相關(guān)的方法如下：

（1）假定接收數(shù)據(jù)r(0),r(1),r(2),r(3)…為串并轉(zhuǎn)換之前的數(shù)字信號，采樣率為528MHz，則經(jīng)過高速串并轉(zhuǎn)換模塊串并轉(zhuǎn)換后四路并行數(shù)據(jù)隨著時(shí)鐘變化輸出依次滯后的四個(gè)采樣點(diǎn)r(0+4i)，r(1+4i)，r(2+4i)，r(3+4i)，其中i為時(shí)鐘周期數(shù)，i=0,1,2…；四個(gè)采樣點(diǎn)同一個(gè)時(shí)鐘周期進(jìn)入四路移位寄存器進(jìn)行移位寄存，實(shí)現(xiàn)經(jīng)過移位寄存器在每個(gè)時(shí)鐘周期并行更新四個(gè)輸入1比特量化數(shù)字信號，采樣率降為132MHz；

（2）采用四個(gè)并行的乘累加模塊，每個(gè)乘累加模塊將移位寄存器中的數(shù)據(jù)與本地序列進(jìn)行相關(guān)運(yùn)算，將乘法器簡化成為簡單的加減法結(jié)構(gòu)，經(jīng)過乘累加模塊并行輸出接收數(shù)據(jù)與本地?cái)?shù)據(jù)的四個(gè)相關(guān)值，實(shí)現(xiàn)在132MHz采樣率下的并行處理的滑動(dòng)相關(guān)功能。