[發明專利]半導體裝置

在審

• 申請號: 201410067944.0
• 申請日: 2014-02-27
• 公開（公告）號: CN104299995A
• 公開（公告）日: 2015-01-21
• 發明（設計）人: 北川光彥
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/739
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 戚宏梅;楊謙

相關申請的引用：本申請以2013年7月16日申請的在先日本專利申請2013－147992號、2014年2月7日申請的在先日本專利申請2014-022294號的優先權利益為基礎，并且要求該利益，在先申請的內容整體通過引用而被包含在本申請中。

技術領域

在此說明的實施方式整體上涉及半導體裝置。

背景技術

作為實現半導體裝置的微小化的一個例子，采用了在溝槽內形成了柵電極的溝槽柵極構造。將溝槽柵極的間隔設得越微小則每單位面積的柵極密度越增加，從而使導通電阻減少的效果也越大。另一方面，若溝槽柵極的間隔狹窄，則很難進行半導體裝置的閾值的控制及短路耐量的確保。在半導體裝置中，在確保基于柵極的控制性及耐量的同時一并實現微小化和特性提高是很重要的。

例如，雙極型功率器件（閘流晶體管、pn二極管、IGBT、IEGT、雙極型晶體管等）通過高電阻半導體層的傳導率調制，來實現元件的低導通電阻化，從而保證大的通電能力。但是，在該器件中，作為傳導率調制的代價，在漏極電壓（Vd）為內建電勢（Vbi）以下時，電流不易流動。雙極型功率器件在Vd＞Vbi時良好地動作。

與此相對，單極型功率器件（MOSFET等）不受內建電勢的制約，與漏極電壓成正比而線性地流動有電流。但是，在漏極電壓為內建電勢以上時，不能利用傳導率調制的效應，不具有大的通電能力。單極型功率器件在Vd＜Vbi時優越地動作。

期待著能夠實現雙極型功率器件和單極型功率器件各自的特性、即Vd＞Vbi時維持雙極型功率器件的良好的通電特性、Vbi＞Vd＞0V時與通常的MOSFET相比為低導通特性的器件。

發明內容

本發明的實施方式提供一種能夠在確保基于柵極的控制性及耐量的同時一并實現微小化和特性提高的半導體裝置。

根據一個實施方式，半導體裝置包含第一半導體區域、第一控制電極、第一電極、第二控制電極、第二半導體區域、第三半導體區域、第一絕緣膜、第二電極、第三電極。

所述第一半導體區域為第一導電型的半導體區域。

所述第一控制電極設置在所述第一半導體區域之上。

所述第一電極設置在所述第一控制電極之上。

所述第二控制電極設置在所述第一半導體區域之上。所述第二控制電極具有第一部分、第二部分。所述第一部分與所述第一控制電極并列。所述第二部分設置在所述第一部分之上且與所述第一電極并列。

所述第二半導體區域設置在所述第一半導體區域之上。所述第二半導體區域為第二導電型的半導體區域。

所述第三半導體區域設置在所述第二半導體區域之上。所述第三半導體區域為第一導電型的半導體區域。

所述第一絕緣膜設置在所述第二半導體區域與所述第二部分之間。

所述第二電極與所述第三半導體區域、所述第一電極導通。

所述第三電極與所述第一半導體區域導通。

發明效果

本發明的實施方式能夠提供一種能夠在確保基于柵極的控制性及耐量的同時一并實現微小化和特性提高的半導體裝置。

附圖說明

圖1是示例第一實施方式所涉及的半導體裝置的示意立體圖。

圖2（a）～（c）是示例第一實施方式所涉及的半導體裝置的示意剖視圖。

圖3（a）及（b）是示例半導體裝置的動作的示意剖視圖。

圖4（a）～（c）是示例參考例所涉及的半導體裝置的示意剖視圖。

圖5（a）及（b）是示例短路耐量的圖。

圖6（a）～（c）是示例第一實施方式的變形例所涉及的半導體裝置的示意剖視圖。

圖7（a）～（c）是示例第一實施方式的變形例所涉及的半導體裝置的示意剖視圖。

圖8（a）～（c）是示例第一實施方式的變形例所涉及的半導體裝置的示意剖視圖。

圖9（a）～（c）是示例第一實施方式的變形例所涉及的半導體裝置的示意剖視圖。

圖10（a）～（c）是示例第一實施方式的變形例所涉及的半導體裝置的示意剖視圖。

圖11（a）～（c）是示例第一實施方式的變形例所涉及的半導體裝置的示意剖視圖。

圖12是示例漏極電壓與漏極電流的關系的圖。

圖13（a）～（c）是示例第二實施方式所涉及的半導體裝置的示意圖。

圖14（a）及（b）是示例第二實施方式的變形例所涉及的半導體裝置的示意圖。

圖15是示例漏極電壓與漏極電流的關系的圖。

圖16是示例第三實施方式所涉及的半導體裝置的示意立體圖。