[發明專利]靜電保護電路

在審

• 申請號: 201410067938.5
• 申請日: 2014-02-27
• 公開（公告）號: CN104242282A
• 公開（公告）日: 2014-12-24
• 發明（設計）人: 加藤一洋
• 申請（專利權）人: 株式會社東芝
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 房永峰

技術領域

本發明的實施方式涉及靜電保護電路。

背景技術

以往，進行了各種對靜電放電現象（ESD，Electrostatic?Discharge）的保護電路的提案。ESD是指，從帶電人、機械對半導體器件的放電、或從帶電的半導體器件對接地電位的放電等。對于半導體器件，在發生ESD時，從其端子大量的電荷成為電流后流入半導體器件，該電荷在半導體器件內部生成高電壓，引起內部元件的絕緣破壞、半導體器件的故障。

在靜電保護電路的代表例中，有RCT（RC?Triggered）MOS電路。構成為在電源端子間連接由電阻和電容的串聯電路構成的觸發電路，將該電阻和電容的連接點的電壓作為觸發信號，驅動放電用的MOS晶體管。放電用的MOS晶體管的導通時間由觸發電路的時間常數決定，因此需要設為能夠將ESD電涌充分放電的時間常數。然而，在時間常數變長后，觸發電路對電源上電時的電壓變動、伴隨內部電路的動作的電源電壓的擺動進行響應，盡管不是ESD電涌，但放電用的MOS晶體管也有可能誤動作。在電源上電時放電用的MOS晶體管誤動作后，存在發生電源電壓未充分地上升等不良情況而引起內部電路的動作不良的情況。此外，觸發電路對電源電壓的擺動進行響應，由此放電用的MOS晶體管長時間導通的情況下，放電用的MOS晶體管本身達到破壞等事態可能會產生。

發明內容

本發明要解決的課題在于，能夠抑制誤動作且能夠使ESD電涌充分放電的靜電保護電路。

本發明的一個實施方式的靜電保護電路，其特征在于，具備：第一電源線，被施加高電位側的電源電壓；第二電源線，被施加低電位側的電源電壓；觸發電路，連接于所述第一電源線與所述第二電源線間，對所述高電位側的電源線與所述低電位側的電源線間的電壓進行響應并輸出觸發信號；緩沖電路，對所述觸發電路的觸發信號進行響應并輸出驅動信號；開關電路，其主電流路徑連接于所述第一電源線與所述第二電源線間，通過對其控制端子供給的所述驅動信號，控制所述主電流路徑的導通/截止；以及控制電路，在所述開關電路以高電平的信號使所述主電流路徑導通的情況下，對所述驅動信號進行響應并將高電平的信號供給至所述開關電路的所述控制端子，在所述開關電路以低電平的信號使所述主電流路徑導通的情況下，對所述驅動信號進行響應并將低電平的信號供給至所述開關電路的所述控制端子。

另一實施方式的靜電保護電路，其特征在于，具備：第一電源線，被施加高電位側的電源電壓；第二電源線，被施加低電位側的電源電壓；觸發電路，具有電阻與電容的串聯電路，該電阻與電容連接于所述第一電源線與所述第二電源線間，該觸發電路對所述第一電源線與所述第二電源線間的電壓進行響應并輸出觸發信號；緩沖電路，對所述觸發信號進行響應并輸出驅動信號；NMOS并聯晶體管，其主電流路徑連接于所述第一電源線與所述第二電源線間，其柵極電極被供給所述驅動信號；以及控制電路，連接于所述第一電源線與所述第二電源線之間，對所述驅動信號進行響應，將所述NMOS并聯晶體管的柵極電極電連接于所述第一電源線。

此外，另一個實施方式的靜電保護電路，其特征在于，具備:第一電源線，被施加高電位側的電源電壓；第二電源線，被施加低電位側的電源電壓；觸發電路，具有電阻與電容的串聯電路，該電阻與電容連接于所述第一電源線與所述第二電源線間，該觸發電路對所述第一電源線與所述第二電源線間的電壓進行響應并輸出觸發信號；緩沖電路，對所述觸發信號進行響應，輸出驅動信號；PMOS并聯晶體管，其主電流路徑連接于所述第一電源線與所述第二電源線間，其柵極電極被供給所述驅動信號；以及控制電路，連接于所述第一電源線與所述第二電源線之間，對所述驅動信號進行響應，將所述PMOS并聯晶體管的柵極電極電連接于所述第二電源線。

附圖說明

圖1是表示第一實施方式的靜電保護電路的圖。

圖2是表示第二實施方式的靜電保護電路的圖。

圖3是表示第三實施方式的靜電保護電路的圖。

圖4是表示第三實施方式的靜電保護電路的仿真結果的圖。

圖5是表示第四實施方式的靜電保護電路的圖。

圖6是表示第五實施方式的靜電保護電路的圖。

圖7是表示第六實施方式的靜電保護電路的圖。

圖8是表示第七實施方式的靜電保護電路的圖。

符號說明

1???第一電源端子，

2???第二電源端子，

3???觸發電路，

4???緩沖電路，

5???開關電路，

6???控制電路，