[發(fā)明專利]一種優(yōu)化核函數(shù)的方法和裝置

有效

• 申請?zhí)枺?/td>: 201410067055.4
• 申請日: 2014-02-26
• 公開（公告）號: CN104866297B
• 公開（公告）日: 2018-05-29
• 發(fā)明（設計）人: 高小鵬;藺震;萬寒;姜博
• 申請（專利權）人: 華為技術有限公司;北京航空航天大學
• 主分類號: G06F8/41
• 分類號: G06F8/41
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

本發(fā)明實施例公開了一種優(yōu)化核函數(shù)的方法和裝置，涉及計算機技術領域，用以縮短訪問時間，從而提高核函數(shù)的性能。本發(fā)明實施例提供的方法，包括：確定源核函數(shù)中全局內存訪問語句對應的可復用訪存空間；將所述可復用訪存空間中的可復用數(shù)據(jù)載入共享內存，生成第一目標核函數(shù)。

技術領域

本發(fā)明涉及計算機技術領域，尤其涉及一種優(yōu)化核函數(shù)的方法和裝置。

背景技術

圖像處理器(Graphic Processing Unit，簡稱GPU)的強大計算能力和低廉的價格，使其日益成為程序并行硬件加速的主流。NVIDIA提出的通用并行計算架構(ComputeUnified Device Architecture，簡稱CUDA)編程語言在一定程度上簡化了GPU的編程難度，但是GPU在執(zhí)行按照CUDA編程語言編寫的(優(yōu)化后的)核函數(shù)的過程中，至少還存在如下問題：

核函數(shù)中的全局內存訪問語句需要通過訪問GPU的全局內存來存取數(shù)據(jù)，由于全局內存是GPU的片外存儲器，導致訪問全局內存所需的時間較長，從而導致核函數(shù)性能較差。

發(fā)明內容

本發(fā)明實施例提供一種優(yōu)化核函數(shù)的方法和裝置，用以縮短訪問時間，從而提高核函數(shù)的性能。

為達到上述目的，本發(fā)明的實施例采用如下技術方案：

第一方面，提供一種優(yōu)化核函數(shù)的方法，包括：

確定源核函數(shù)中全局內存訪問語句對應的可復用訪存空間；

將所述可復用訪存空間中的可復用數(shù)據(jù)載入共享內存，生成第一目標核函數(shù)。

結合第一方面，在第一種可能的實現(xiàn)方式中，所述確定源核函數(shù)中全局內存訪問語句對應的可復用訪存空間，包括：

將第一類全局內存訪問語句對應的訪存空間和/或第二類全局內存訪問語句對應的訪存空間作為源核函數(shù)中全局內存訪問語句對應的可復用訪存空間；其中，所述第一類全局內存訪問語句是指所述源核函數(shù)中的、在同一線程中對應的訪存空間有重疊的、至少兩個全局內存訪問語句；所述第二類全局內存訪問語句是指所述源核函數(shù)中的、在不同線程中對應的訪存空間有重疊的、至少一個全局內存訪問語句。

結合第一方面的第一種可能的實現(xiàn)方式，在第二種可能的實現(xiàn)方式中，所述方法還包括：

確定所述源核函數(shù)中的第一全局內存訪問語句和第二全局內存訪問語句；

獲取所述第一全局內存訪問語句對應的第一訪存空間和所述第二全局內存訪問語句對應的第二訪存空間；

在所述第一訪存空間和所述第二訪存空間有重疊的情況下，將所述第一全局內存訪問語句和所述第二全局內存訪問語句作為所述第一類全局內存訪問語句。

結合第一方面的第一種可能的實現(xiàn)方式，在第三種可能的實現(xiàn)方式中，所述方法還包括：

確定針對所述源核函數(shù)中的第三全局內存訪問語句；

分別獲取針對所述第三全局內存訪問語句的線程塊中各線程對應的訪存空間和所述線程塊對應的訪存空間，所述線程塊包括至少兩個線程；

在所述線程塊中各線程對應的訪存空間之和大于所述線程塊對應的訪存空間的情況下，將所述線程塊對應的全局內存訪問語句作為所述第二類全局內存訪問語句。

結合第一方面，在第四種可能的實現(xiàn)方式中，所述將所述可復用訪存空間中的可復用數(shù)據(jù)載入共享內存，生成第一目標核函數(shù)，包括：

以合并訪問的方式將所述可復用訪存空間中的可復用數(shù)據(jù)載入共享內存，生成第一目標核函數(shù)。

結合第一方面，在第五種可能的實現(xiàn)方式中，所述將所述可復用訪存空間中的可復用數(shù)據(jù)載入共享內存，生成第一目標核函數(shù)，包括：