[發(fā)明專利]存儲(chǔ)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410065889.1
• 申請(qǐng)日: 2014-02-26
• 公開（公告）號(hào): CN104461376B
• 公開（公告）日: 2017-09-22
• 發(fā)明（設(shè)計(jì)）人: 栗田貴宏;橋本大輔
• 申請(qǐng)（專利權(quán)）人: 東芝存儲(chǔ)器株式會(huì)社
• 主分類號(hào): G06F3/06
• 分類號(hào): G06F3/06;G06F12/02;H04L29/08
• 代理公司: 北京市中咨律師事務(wù)所11247
• 代理人: 陳海紅,段承恩

相關(guān)申請(qǐng)

本申請(qǐng)基于2013年9月24日提交的日本特許出愿2013-196935號(hào)而享受優(yōu)先權(quán)，在本申請(qǐng)中援引該日本特許出愿的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本實(shí)施方式通常涉及存儲(chǔ)系統(tǒng)。

背景技術(shù)

近年來(lái)，將具備存儲(chǔ)系統(tǒng)的多個(gè)信息處理裝置用網(wǎng)絡(luò)彼此連接而作為一個(gè)信息處理系統(tǒng)來(lái)工作的情況（例如云計(jì)算）正在增加。此外，即使作為存儲(chǔ)系統(tǒng)，也存在與使用以往型的HDD的系統(tǒng)相比更高速的存儲(chǔ)系統(tǒng)，該存儲(chǔ)系統(tǒng)中排列多個(gè)DRAM芯片和/或NAND閃存芯片等并布線將芯片之間連接起來(lái)、作為一個(gè)存儲(chǔ)系統(tǒng)來(lái)使用。

在此類連接多個(gè)信息處理裝置而成的單一信息系統(tǒng)中，可通過(guò)增加構(gòu)成系統(tǒng)的信息處理裝置的數(shù)量來(lái)實(shí)現(xiàn)性能的提高。然而，在數(shù)量增加了的大規(guī)模信息處理系統(tǒng)中，存在為了管理等所需的外部資源增大等問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施方式提供能盡可能地減少所需的外部資源的存儲(chǔ)系統(tǒng)。

根據(jù)實(shí)施方式，存儲(chǔ)系統(tǒng)具備：多個(gè)存儲(chǔ)節(jié)點(diǎn)，其在兩個(gè)以上的不同方向上互相連接；和連接單元。連接單元根據(jù)來(lái)自外部的請(qǐng)求而發(fā)出指令。所述存儲(chǔ)系統(tǒng)通過(guò)將存儲(chǔ)節(jié)點(diǎn)分配到一個(gè)邏輯存儲(chǔ)節(jié)點(diǎn)來(lái)構(gòu)筑多個(gè)邏輯存儲(chǔ)節(jié)點(diǎn)，該存儲(chǔ)節(jié)點(diǎn)包括：一個(gè)以上的第一存儲(chǔ)節(jié)點(diǎn)，其存儲(chǔ)所述指令所形成的訪問(wèn)對(duì)象的數(shù)據(jù)；和第二存儲(chǔ)節(jié)點(diǎn)，其存儲(chǔ)在所述一個(gè)以上的第一存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)的數(shù)據(jù)的冗余數(shù)據(jù)。所述指令包括：第一地址，其指定所述多個(gè)邏輯存儲(chǔ)節(jié)點(diǎn)中的一個(gè)節(jié)點(diǎn)；和第二地址，其指定在每個(gè)邏輯存儲(chǔ)節(jié)點(diǎn)分配的存儲(chǔ)器空間內(nèi)的存儲(chǔ)位置。接收所述指令的存儲(chǔ)節(jié)點(diǎn)在所述第一地址與分配了接收所述指令的存儲(chǔ)節(jié)點(diǎn)的第一邏輯存儲(chǔ)節(jié)點(diǎn)的地址不一致的情況下將所述指令向與接收所述指令的存儲(chǔ)節(jié)點(diǎn)相鄰且向與所述第一邏輯存儲(chǔ)節(jié)點(diǎn)不同的邏輯存儲(chǔ)節(jié)點(diǎn)分配的存儲(chǔ)節(jié)點(diǎn)傳輸。

附圖說(shuō)明

圖1是表示第一實(shí)施方式涉及的存儲(chǔ)系統(tǒng)的構(gòu)成例的圖。

圖2是表示LMN構(gòu)成的一例的圖。

圖3是表示PMN物理配置的一例的圖。

圖4是表示CU構(gòu)成的一例的圖。

圖5是表示PMN構(gòu)成的一例。

圖6是表示PMN封裝構(gòu)成的一例的圖。

圖7是表示著眼于存儲(chǔ)器構(gòu)成的PMN構(gòu)成的一例的圖。

圖8是表示從LMN_LBA向物理地址進(jìn)行域名解析（正引き変換）的處理的圖。

圖9是說(shuō)明轉(zhuǎn)換（解析）算法的一例的圖。

圖10是表示接收來(lái)自CU的數(shù)據(jù)包時(shí)控制器的工作的流程圖。

圖11是表示來(lái)自CU的寫入指令的處理例（第一寫入處理）的時(shí)序圖。

圖12是表示來(lái)自CU的寫入指令的其他處理例（第二寫入處理）的時(shí)序圖。

圖13是表示來(lái)自CU的寫入指令的其他處理例（第三寫入處理）的時(shí)序圖。

圖14是表示來(lái)自CU的寫入指令的其他處理例（第四寫入處理）的時(shí)序圖。

圖15是表示來(lái)自CU的讀出指令的處理例（第一讀出處理）的時(shí)序圖。

圖16是表示來(lái)自CU的讀出指令的其他處理例（第二讀出處理）的時(shí)序圖。

圖17是表示來(lái)自CU的讀出指令的其他處理例（第三讀出處理）的時(shí)序圖。

圖18是表示第二實(shí)施方式涉及的存儲(chǔ)系統(tǒng)的構(gòu)成例的圖。

圖19是表示轉(zhuǎn)換表（解析表）的構(gòu)成例的圖。

圖20是表示轉(zhuǎn)換表的構(gòu)成例的圖。

圖21是表示存儲(chǔ)轉(zhuǎn)換表的MN的圖。

圖22是表示著眼于存儲(chǔ)器構(gòu)成的第二實(shí)施方式的MN的構(gòu)成的一例的圖。

圖23是表示來(lái)自Cu的讀出指令的第二實(shí)施方式的處理例的時(shí)序圖。

圖24是表示來(lái)自Cu的寫入指令的第二實(shí)施方式的處理例的時(shí)序圖。

圖25是表示轉(zhuǎn)換表的項(xiàng)（entry）數(shù)達(dá)到預(yù)定值的情況下的處理例的時(shí)序圖。

圖26是表示讀出處理執(zhí)行時(shí)的讀出指令的傳輸路徑的圖。

圖27是表示讀出處理執(zhí)行時(shí)的數(shù)據(jù)的傳輸路徑的圖。

圖28是表示寫入處理執(zhí)行時(shí)的ACK的傳輸路徑的圖。

圖29是表示第三實(shí)施方式的轉(zhuǎn)換表的構(gòu)成例的圖。

圖30是表示Root K2K的項(xiàng)數(shù)達(dá)到預(yù)定值的情況下的處理例的時(shí)序圖。

具體實(shí)施方式

下面參照附圖來(lái)詳細(xì)說(shuō)明實(shí)施方式涉及的存儲(chǔ)系統(tǒng)。再有，本發(fā)明不受這些實(shí)施方式限定。

（第一實(shí)施方式）