[發明專利]圖形處理中的低能量計算技術

有效

• 申請號: 201410065711.7
• 申請日: 2014-02-26
• 公開（公告）號: CN104008524B
• 公開（公告）日: 2021-01-22
• 發明（設計）人: P.蘇蒂;T.A.皮亞札
• 申請（專利權）人: 英特爾公司
• 主分類號: G06T1/20
• 分類號: G06T1/20
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 葉曉勇;湯春龍

1.一種圖形處理微架構，包括：

圖形流水線，所述圖形流水線包含計算塊；

延遲先入先出（FIFO），所述延遲先入先出在通信上耦合于所述計算塊的輸入，其中所述延遲FIFO收集有效輸入并且整合由此接收的無效輸入，并且在收集達到或超過排出閾值數量的有效輸入的數量時將所收集的有效輸入排出到所述計算塊；以及

在通信上耦合于所述延遲FIFO的輸入的速率監視器，其中所述速率監視器配置成幫助實現所述有效輸入的所希望的輸入速率的整合，

其中當收集達到或超過排出閾值數量的有效輸入的數量時，將所述計算塊從休眠狀態轉換到打開狀態。

2.如權利要求1所述的圖形處理微架構，其中所述計算塊包括數據路徑計算。

3.如權利要求1所述的圖形處理微架構，其中至少一個無效輸入包括流水線停止或氣泡。

4.如權利要求1所述的圖形處理微架構，其中所述延遲FIFO整合無效輸入以使在時間窗上維持在所述延遲FIFO的輸入處的吞吐量需求。

5.如權利要求4所述的圖形處理微架構，其中所述時間窗通過將所述計算塊處于打開狀態的時鐘數量和所述計算塊處于關閉狀態的時鐘數量相加來確定。

6.如權利要求1所述的圖形處理微架構，其中所述有效輸入的所述排出閾值數量是用戶可編程的。

7.如權利要求1所述的圖形處理微架構，還包括控制模塊，所述控制模塊在通信上耦合于所述延遲FIFO并且配置為控制通過所述延遲FIFO的有效輸入的收集和排出。

8.如權利要求1所述的圖形處理微架構，其中所述速率監視器包括：

第一計數器，所述第一計數器計數時鐘周期的總數量；以及

第二計數器，所述第二計數器追蹤所述延遲FIFO收集有效輸入的時鐘周期的數量。

9.如權利要求1所述的圖形處理微架構，其中所述圖形流水線是圖形處理單元（GPU）的一部分。

10.如權利要求1所述的圖形處理微架構，其中所述圖形流水線是色彩混合硬件、深度緩沖器測試和/或結構采樣硬件中的至少一個的一部分。

11.一種便攜式計算裝置，包括權利要求1到10中的任一項所述的圖形處理微架構。

12.如權利要求11所述的便攜式計算裝置，其中所述便攜式計算裝置包括移動電話、便攜式媒體播放器、平板計算機、膝上計算機、筆記本計算機和/或小筆記本計算機中的至少一個。

13.一種用于模態地啟用和禁用要執行的圖形流水線的計算塊的方法，所述方法包括：

收集有效輸入并且整合由在通信上耦合于所述計算塊的先入先出（FIFO）所接收的無效輸入；以及

當收集達到或超過排出閾值數量的有效輸入的數量時，將所述計算塊從休眠狀態轉換到打開狀態并且將所收集的有效輸入的突發從所述FIFO排出到所述計算塊，

其中所述方法還包括使用速率監視器來幫助實現所述有效輸入的所希望的輸入速率的整合。

14.如權利要求13所述的方法，其中如果由所述FIFO收集的有效輸入的數量保持在高于所述排出閾值數量，則所述方法還包含：

將所述計算塊維持在其打開狀態中，并且繼續將所收集的有效輸入從所述FIFO排出到所述計算塊。

15.如權利要求13所述的方法，其中如果由所述FIFO收集的有效輸入的數量未維持高于所述排出閾值數量，則所述方法還包含：

將所述計算塊從其打開狀態轉換到其休眠狀態；以及

停止所述FIFO的排出并且用所述FIFO繼續收集有效輸入和整合無效輸入。