[發明專利]一種用于配電終端的通用高速總線裝置及其數據交互方法

在審

• 申請號: 201410063105.1
• 申請日: 2014-02-24
• 公開（公告）號: CN103888331A
• 公開（公告）日: 2014-06-25
• 發明（設計）人: 馬曉偉;林昌年;馮斌;張鵬;魏建功;章健;張毅;徐際強;韓佳兵
• 申請（專利權）人: 北京科東電力控制系統有限責任公司
• 主分類號: H04L12/40
• 分類號: H04L12/40;H02J13/00
• 代理公司: 北京汲智翼成知識產權代理事務所(普通合伙) 11381
• 代理人: 陳曦;景志

1.一種用于配電終端的通用高速總線裝置，包括采用分布式結構的主模塊和多個子模塊，其特征在于，

所述主模塊與多個所述子模塊分別具有物理接口和介質訪問控制交互模塊；

所述主模塊通過物理接口與多個所述子模塊相連接；

所述介質訪問控制交互模塊采用可編程ASIC器件實現。

2.如權利要求1所述的通用高速總線裝置，其特征在于，

所述主模塊的介質訪問控制交互模塊采用FPGA實現；

多個所述子模塊的介質訪問控制交互模塊采用CPLD實現。

3.一種基于權利要求1或2所述的通用高速總線裝置的數據交互方法，其特征在于包括如下步驟：

主模塊與多個子模塊的數據通過物理接口送至對方的介質訪問控制交互模塊進行處理；

多個所述子模塊將采集到的數據由其介質訪問控制交互模塊處理后，通過物理接口送至所述主模塊的介質訪問控制交互模塊；

所述數據由所述主模塊的介質訪問控制交互模塊處理后，通過物理接口送至多個所述子模塊的介質訪問控制交互模塊。

4.如權利要求3所述的數據交互方法，其特征在于，

所述主模塊中的FPGA接收CPU設定的IO采樣頻率，生成IO通信節拍定時器，按照定時節拍向多個所述子模塊同步發送子模塊召喚報文；所述子模塊召喚報文在規定時間間隔內返回應答報文，通過多通道接收器接收、解析所述應答報文并生成多個所述子模塊的實時IO數據結構，觸發中斷給所述CPU由其讀取該IO信息，供所述CPU產生保護、測控的數據引擎節拍。

5.如權利要求4所述的數據交互方法，其特征在于，

所述主模塊與多個所述子模塊之間采用主從同步并發問答協議。

6.如權利要求4所述的數據交互方法，其特征在于，

所述主模塊與多個所述子模塊之間通過差分信號實現通信。

7.如權利要求4所述的數據交互方法，其特征在于，

多個所述子模塊同步定時并發信息召喚和召回信息解析。

8.如權利要求4所述的數據交互方法，其特征在于，

不同類型的多個所述子模塊分別返回不同類型的應答報文。

9.如權利要求3所述的數據交互方法，其特征在于，

所述物理接口發送數據時，所述數據經介質無關接口送至第一編碼器進行編碼，編碼后的數據經擾頻器處理，且進行并行輸入串行輸出轉換后，進一步將所述數據進行非歸零反相編碼轉換，轉換后的數據包變成一定頻率的NRZI數據流，并經過第二編碼器的編碼處理后送到總線上進行發送；

所述物理接口接收數據時，來自總線的數據進入自適應均衡器，并將其轉換為NRZI信號，再經過時鐘與數據恢復處理后將數據包轉換為NRZ信號，將所述NRZ信號進行串行輸入并行輸出轉換，并由解擾器處理后再由第一解碼器解碼，最后通過MII接口送至介質訪問控制交互模塊。

10.如權利要求9所述的數據交互方法，其特征在于，

所述第一編碼器為4B/5B編碼器，所述第二編碼器為MLT-3編碼器，所述第一解碼器為4B/5B解碼器。