[發明專利]金屬氧化物半導體薄膜晶體管及其制作方法

有效

• 申請號: 201410061903.0
• 申請日: 2014-02-24
• 公開（公告）號: CN103824887B
• 公開（公告）日: 2016-11-09
• 發明（設計）人: 簡廷憲;鐘德鎮;吳婷婷;戴文君
• 申請（專利權）人: 昆山龍騰光電有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L29/51;H01L21/336
• 代理公司: 上海波拓知識產權代理有限公司 31264
• 代理人: 苗燕

技術領域

本發明涉及金屬氧化物半導體技術領域，特別是涉及一種金屬氧化物半導體薄膜晶體管及其制作方法。

背景技術

金屬氧化物半導體薄膜晶體管(thin?film?transistor，TFT)是指半導體溝道采用金屬氧化物制備的薄膜晶體管。由于金屬氧化物半導體具備載流子遷移率高、材料和工藝成本較低、工藝溫度低、光透過性高等特點，因此成為目前薄膜晶體管領域的研究熱點之一。

柵極絕緣層是金屬氧化物半導體薄膜晶體管的主要功能層之一，高質量金屬氧化物半導體薄膜晶體管離不開高質量的柵極絕緣層。圖1是現有的一種金屬氧化物半導體薄膜晶體管的剖視結構示意圖。如圖1所示，金屬氧化物半導體薄膜晶體管100包括玻璃基板101，柵極110、柵極絕緣層120、金屬氧化物半導體層130、源極142、漏極144以及保護層150。其中，柵極110形成在基板101上，柵極絕緣層120形成在基板101上并覆蓋柵極110，金屬氧化物半導體層130形成在柵極絕緣層120上，源極142，漏極144分隔地形成在金屬氧化物半導體層130和柵極絕緣層120上，并且分別與金屬氧化物半導體層130電連接。金屬氧化物半導體層130上更設有溝道保護層135。金屬氧化物半導體薄膜晶體管100的柵極絕緣層120是單層結構，例如氧化硅層（SiOx）或氮化硅層（SiNx）。但是，由于與氮化硅相比，氧化硅的沉積速率與蝕刻速率都比較低，當需要沉積相同厚度的柵極絕緣層120時，采用氧化硅層作為柵極絕緣層120所需工藝時間較長，而且氧化硅層過厚還會導致薄膜成膜應力大，在后續制程及搬運、運輸過程中，薄膜成膜應力大將加劇玻璃基板101在外力作用下產生破片的危險；當采用氮化硅層作為柵極絕緣層120時，相較氧化硅層，氮化硅層沉積速率較高，蝕刻速率也較高，且具有優良的絕緣性，高的場擊穿強度和電子缺陷密度低等優點，因此，目前所使用單層結構的柵極絕緣層120多為氮化硅層。可是，氮化硅制作的柵極絕緣層120仍然有薄膜成膜應力大導致玻璃基板101易破片的問題，而且富氮的柵極絕緣層120含有很高的正電荷和負電荷缺陷，易成為電荷俘獲中心，因此氮化硅制作的柵極絕緣層120對金屬氧化物半導體層130（例如銦鎵鋅氧化物(indium?gallium?zinc?oxide，IGZO)層）的氧含量影響較大，易造成金屬氧化物半導體層130與柵極絕緣層120接觸的表面的氧缺陷，從而在一定程度上會影響金屬氧化物半導體薄膜晶體管的性能。

發明內容

本發明的目的在于，提供了一種金屬氧化物半導體薄膜晶體管，在縮短工藝時間的同時，有效的解決了因成膜應力過大而導致的玻璃基板易破片的問題，并有利于減少柵極絕緣層對金屬氧化物半導體層中的氧含量的影響，從而有利于進一步提升金屬氧化物半導體薄膜晶體管的性能。

本發明的目的在于，提供了一種金屬氧化物半導體薄膜晶體管的制作方法，在縮短工藝時間的同時，有效的解決了成膜應力過大導致的玻璃基板易破片的問題，并有利于減少柵極絕緣層對金屬氧化物半導體層中的氧含量的影響，從而有利于進一步提升金屬氧化物半導體薄膜晶體管的性能。

本發明解決其技術問題是采用以下的技術方案來實現的。

一種金屬氧化物半導體薄膜晶體管，其包括柵極、柵極絕緣層以及金屬氧化物半導體層。柵極絕緣層位于柵極與金屬氧化物半導體層之間。柵極絕緣層包括氮氧化硅層和氧化硅層。氮氧化硅層位于柵極與氧化硅層之間。氧化硅層位于氮氧化硅層與金屬氧化物半導體層之間，且氧化硅層具有與氮氧化硅層接觸的第一表面以及與金屬氧化物半導體層接觸的第二表面。氧化硅層靠近第二表面的氧原子密度大于氧化硅層靠近第一表面的氧原子密度。

在本發明較佳的實施例中，上述氧化硅層的氧原子密度從第一表面至第二表面逐漸連續增大。

在本發明較佳的實施例中，上述氧化硅層包括第一氧化硅層和第二氧化硅層。第一氧化硅層位于氮氧化硅層和第二氧化硅層之間，第二氧化硅層位于第一氧化硅層和金屬氧化物半導體層之間。第一氧化硅層與氮氧化硅層接觸的表面為第一表面，第二氧化硅層與金屬氧化物半導體層之接觸的表面為第二表面。第二氧化硅層的氧原子密度大于第一氧化硅層的氧原子密度。

在本發明較佳的實施例中，上述金屬氧化物半導體薄膜晶體管還包括有溝道保護層，溝道保護層位于金屬氧化物半導體層上并覆蓋部分金屬氧化物半導體層，該金屬氧化物半導體層在該溝道保護層的兩端露出。