[發明專利]時鐘濾波電路

有效

• 申請號: 201410060736.8
• 申請日: 2014-02-21
• 公開（公告）號: CN103795378B
• 公開（公告）日: 2017-03-15
• 發明（設計）人: 方鏡清
• 申請（專利權）人: 中山芯達電子科技有限公司
• 主分類號: H03K5/1252
• 分類號: H03K5/1252
• 代理公司: 中山市銘洋專利商標事務所(普通合伙)44286
• 代理人: 鄒常友

技術領域

本發明涉及濾波設計領域，具體涉及時鐘濾波電路。

背景技術

大規模集成電路當中，時鐘信號源的時鐘信號影響著整體電路的工作性能與工作效率。在遭遇突發性外部高壓（如雷擊、靜電等）時，時鐘信號往往會受到較大的影響，以致信號出現殘缺、幅值跳變等情況。失去了精確的時鐘，集成電路的時序便會混亂，并經集成電路多級放大后造成運算錯誤等隨機性后果。現有方案中有不少針對時鐘而設計的濾波電路，其采用的濾波方式大體包括：1、利用多個史密特觸發器與D觸發器的組合，如圖1所示；2、利用可編輯時延單元或緩沖池與D觸發器的組合，如圖2所示；以及其它利用多組時延單元與數字濾波器的電路設計。上述方案存在的突出缺陷是：濾波功能較為單一，未能真正實現對時鐘信號的工作周期的自適應，由此直接導致濾波電路的適用性與其保護的集成電路的工作性能的下降。

發明內容

針對背景技術中提及的問題，本發明提出時鐘濾波電路，提供一種多功能、低功耗與自適應時鐘周期的濾波方案，避免因突發性外部高壓、電涌等對時鐘信號造成影響，其技術方案如下：

時鐘濾波電路，包括

第一濾波單元，其輸入端連接時鐘信號源，用以對輸入的時鐘信號進行濾波，繼而輸出第一時鐘信號；

第一邏輯單元，設有第一輸入端與第二輸入端，其第一輸入端連接時鐘信號源，其第二輸入端連接第一濾波單元的輸出端；

第二濾波單元，其輸入端連接時鐘信號源，用以對輸入的時鐘信號進行慮波，繼而輸出第二時鐘信號；

第二邏輯單元，設有第一輸入端與第二輸入端，其第一輸入端連接時鐘信號源，其第二輸入端連接第二濾波單元的輸出端；

鎖存單元，設有第一輸入端與第二輸入端，其第一輸入端與第一邏輯單元的輸出端連接，其第二輸入端與第二邏輯單元的輸出端連接，用以響應第一邏輯單元、第二邏輯單元的輸出信號產生一路輸出；

第三邏輯單元，設有第一輸入端與第二輸入端，其第一輸入端連接時鐘信號源，其第二輸入端連接鎖存單元的輸出端；

第四邏輯單元，設有第一輸入端與第二輸入端，其第一輸入端連接時鐘信號源，其第二輸入端連接鎖存單元的輸出端；以及

多路復用單元，設有第一輸入端、第二輸入端與第三輸入端，分別獲取鎖存單元、第三邏輯單元與第四邏輯單元的輸出信號，最終輸出第三時鐘信號。

上述方案中，利用第一濾波單元對時鐘信號的低周期進行濾波，以產生第一時鐘信號，利用第二濾波單元對時鐘信號的高周期進行濾波，以產生第二時鐘信號。所述第一、第二時鐘信號經第一、第二邏輯單元接入鎖存單元，鎖存單元根據鎖存器原理輸出與時鐘信號源有效周期相同的第三時鐘信號。所述第三邏輯單元獲取所述第三時鐘信號，以產生比第三時鐘信號的有效周期長的第四時鐘信號。所述第四邏輯單元獲取所述第三時鐘信號，以產生比第三時鐘信號的有效周期短的第五時鐘信號。所述多路復用單元則用以獲取所述的第三時鐘信號、第四時鐘信號、第五時鐘信號與源時鐘信號，最終合路輸出穩定的時鐘信號。

本發明的技術方案進一步包括：

所述第一濾波單元包括第一邏輯模塊、第一電阻、第一磁滯邏輯模塊以及若干電容；

所述第一邏輯模塊，設有輸入端與輸出端，其輸入端作為第一濾波單元的輸入端；

所述第一磁滯邏輯模塊，設有輸入端與輸出端，其輸入端與所述第一邏輯模塊的輸出端之間接有第一電阻，其輸出端作為第一濾波單元的輸出端；

所述第一電阻與磁滯邏輯模塊輸入端之間設有多個結點，分別對應連接有若干電容，各電容的另一端連接電壓源。

進一步的，所述第一濾波單元還包括有第一晶體管，所述第一晶體管的柵極連接第一邏輯單元的第一輸入端，漏極連接第一磁滯邏輯模塊的輸入端，源極連接電壓源。

進一步的，所述第一邏輯單元包括一晶體管，所述晶體管的柵極連接第一邏輯單元的第一輸入端，漏極連接第一邏輯單元的第二輸入端，源極連接信號地。

進一步的，所述第二濾波單元包括第二邏輯模塊、第二電阻、第二磁滯邏輯模塊以及若干電容；

進一步的，所述第二邏輯模塊，設有輸入端與輸出端，其輸入端作為第二濾波單元的輸入端；

進一步的，所述第二磁滯邏輯模塊，設有輸入端與輸出端，其輸入端與所述第二邏輯模塊的輸出端之間接有第二電阻，其輸出端作為第二濾波單元的輸出端；

進一步的，所述第二電阻與磁滯邏輯模塊輸入端之間設有多個結點，分別對應連接有若干電容，各電容的另一端連接信號地。