[發明專利]斷電延遲電路與方法

無效

• 申請號: 201410060443.X
• 申請日: 2009-07-15
• 公開（公告）號: CN103840805A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 林棋樺;唐健夫;陳曜洲;陳安東
• 申請（專利權）人: 立锜科技股份有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22;H04R3/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

1.一種斷電延遲電路，其特征在于包括：

一外部電源輸入端；

一內部電源供應端；

一電容連接所述內部電源供應端；

一開關連接在所述外部電源輸入端及所述內部電源供應端之間；

一磁滯比較器具有第一輸入端連接所述外部電源輸入端、第二輸入端連接所述內部電源供應端，以及輸出端產生控制訊號控制所述開關，所述磁滯比較器比較所述外部電源輸入端的電壓及所述內部電源供應端的電壓產生所述控制訊號；

其中，所述開關在第一狀態下打開而連接所述外部電源輸入端到所述內部電源供應端，且在第二狀態下關閉。

2.如權利要求1所述的斷電延遲電路，其特征在于，所述開關包括一MOS晶體管連接在所述外部電源輸入端及所述內部電源供應端之間，受所述控制訊號控制。

3.如權利要求1所述的斷電延遲電路，其特征在于，所述磁滯比較器包括起始狀態設定電阻連接所述磁滯比較器的輸出端，設定所述控制訊號的起始邏輯狀態。

4.如權利要求1所述的斷電延遲電路，其特征在于，所述磁滯比較器包括：

第一及第二輸入晶體管，所述第一輸入晶體管具有閘極連接所述外部電源輸入端；

磁滯用電阻連接在所述第二輸入端及所述第二輸入晶體管的閘極之間；

磁滯用電流源串聯所述磁滯用電阻；

其中，所述磁滯用電阻產生壓降以決定所述磁滯比較器的磁滯大小。

5.如權利要求1所述的斷電延遲電路，其特征在于，所述電容的電容值定義所述斷電延遲電路的延遲時間。

6.一種斷電延遲方法，其特征在于包括以下步驟：

(A)監視外部電源輸入端的電壓及內部電源供應端的電壓；

(B)根據所述外部電源輸入端的電壓及所述內部電源供應端的電壓磁滯性地控制使所述外部電源輸入端連接或不連接到所述內部電源供應端；

(C)在所述外部電源輸入端連接到所述內部電源供應端期間，對電容充電；

其中，所述步驟A包括比較所述外部電源輸入端的電壓及所述內部電源供應端的電壓。

7.如權利要求6所述的斷電延遲方法，其特征在于，所述步驟B包括打開MOS晶體管而將所述外部電源輸入端連接到所述內部電源供應端。

8.如權利要求6所述的斷電延遲方法，其特征在于，更包括設定起始狀態使所述外部電源輸入端連接到所述內部電源供應端。