[發明專利]一種基于FPGA的高壓交聯電纜測試電源

無效

• 申請號: 201410059306.4
• 申請日: 2014-02-21
• 公開（公告）號: CN103823092A
• 公開（公告）日: 2014-05-28
• 發明（設計）人: 張海波;黃銳;孫邦伍;王兆明;王海娥
• 申請（專利權）人: 南京冠亞電源設備有限公司
• 主分類號: G01R1/28
• 分類號: G01R1/28;G01R31/14
• 代理公司: 南京知識律師事務所 32207
• 代理人: 張蘇沛

1.一種基于FPGA的高壓交聯電纜測試電源，包括電纜試品電容、控制電路，其特征在于：它還由控制繼電器、整流電路、濾波電路、逆變電路、勵磁變壓器、諧振電抗器依次連接，所述逆變電路由所述控制電路控制，交流電源經變頻器輸出可調的交流電壓，輸入到所述勵磁變壓器，升壓后，輸入由所述諧振電抗器、電纜試品電容、勵磁變壓器組成的諧振回路。

2.根據權利要求1所述的基于FPGA的高壓交聯電纜測試電源，其特征在于：所述整流電路采用單相橋式不可控整流電路；所述濾波電路是由電容和電感組成的π型濾波電路；所述逆變電路是由4個IGBT組成的全橋逆變電路，前級逆變電路的控制電路實現調壓，后級逆變電路的控制電路實現調頻；所述控制電路能夠自動頻率跟蹤，是一種全數字化的鎖相環。

3.根據權利要求2所述的基于FPGA的高壓交聯電纜測試電源，其特征在于：所述鎖相環是由數字鑒相器、數字環路濾波器和數控振蕩器組成，所述數字環路濾波器是由K變模可逆計數器構成，所述數控振蕩器是由脈沖加減電路和除N計數器構成；所述K變模可逆計數器和脈沖加減電路的時鐘分別設為Mf_c和2Nf_c，f_c是環路的中心頻率。

4.根據權利要求3所述的基于FPGA的高壓交聯電纜測試電源，其特征在于：所述數字鑒相器是用來比較逆變負載側反饋信號F_in和除N計數器的輸出信號F_out的相位差，所述數字鑒相器的輸出信號u₀是F_in和F_out的異或信號，它直接輸入到所述K變模可逆計數器，作為可逆計數器的方向脈沖。

5.根據權利要求4所述的基于FPGA的高壓交聯電纜測試電源，其特征在于：當u₀為高電平時，計數器做減運算，當減到0時，輸出一個借位脈沖r2；當u₀為低電平時，計數器做加運算，當加到設置的K值時，輸出一個進位脈沖r1；r1和r2信號分別輸入到脈沖加減電路的inc端和dec端，當沒有進位或者借位信號時，電路僅對輸入時鐘進行二分頻；當有進位信號時，就在輸入時鐘中插入半個脈沖；當有借位信號時，就在輸入時鐘中減去半個脈沖，再將輸出信號idout進行N分頻，以此來調節輸出信號F_out的頻率來跟蹤輸入信號F_in的頻率。