[發明專利]讀出放大器電壓調節器有效
| 申請號: | 201410057363.9 | 申請日: | 2014-02-20 |
| 公開(公告)號: | CN104020807B | 公開(公告)日: | 2017-04-12 |
| 發明(設計)人: | J·S·朝伊 | 申請(專利權)人: | 飛思卡爾半導體公司 |
| 主分類號: | G05F1/46 | 分類號: | G05F1/46;G11C7/06 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所11038 | 代理人: | 申發振 |
| 地址: | 美國得*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 讀出 放大器 電壓 調節器 | ||
技術領域
本發明總體上涉及存儲器,更具體地說,涉及讀出放大器的電壓調節器。
背景技術
一些存儲器電路利用讀出放大器來讀取存儲在存儲器單元中的數據值。在讀操作期間,數據由讀出放大器讀取。在讀操作期間,大量瞬態電流可以由很多讀出放大器抽出,這些讀出放大器進行操作以從存儲器單元讀取數據。這些大量瞬態電流可能暫時降低由調節器提供給讀出放大器的電壓。
為了防止調節器輸出的電壓在操作期間的降低,一些調節器包括用于從電源軌向調節器輸出提供附加電流源的電流注入器。
附圖說明
通過參照附圖,本發明可以被更好地理解,并且本發明的多個目的、特征,以及優點對于本領域技術人員來說會非常清楚。
圖1是根據本發明的一個實施例的存儲器的電路圖。
圖2是根據本發明的一個實施例的讀出放大器的電路圖。
圖3是根據本發明的一個實施例的電壓調節器的電路圖。
圖4是根據本發明的一個實施例的參考讀出放大器的電路圖。
圖5是根據本發明的一個實施例的時序圖。
圖6是根據本發明的另一個實施例的電壓調節器的電路圖。
除非另有說明,不同附圖中使用的相同附圖標記表示相同的項。附圖不一定按比例繪制。
具體實施方式
以下內容陳述了用于實施本發明的模式的詳細描述。該描述旨在說明本發明而不應該被認為是限定本發明。
正如本申請所公開的,電壓調節器包括至少一個電流注入器以在讀操作期間給存儲器的讀出放大器提供穩定電壓(regulated?voltage)。所述電壓調節器包括電流注入器控制電路,該電流注入器控制電路提供信號以控制由所述至少一個電流注入器提供的電流量。所述控制電路監視至參考讀出放大器電路的穩定電壓,并且調節控制信號以將至參考讀出放大器的穩定電壓調節在特定值。因此,用于調節提供參考讀出放大器的電壓的信號被用于控制由所述至少一個電流注入器在讀操作期間提供給參考讀出放大器的電流量。
圖1是根據本發明的一個實施例的存儲器的電路圖。存儲器101包括用于存儲數據的存儲器單元陣列103,該數據在讀操作期間可以從存儲器檢索。在所示的實施例中,存儲器單元(例如,存儲器單元106)是包括電荷存儲結構的非易失性存儲器單元,該電荷存儲結構用于選擇性地控制存儲器單元的晶體管的閾值電壓,以選擇性地存儲特定數據值。在一個實施例中,存儲器單元是閃存存儲器單元,其中該電荷存儲結構是浮置柵極結構。然而,存儲器101可以包括其它類型的存儲器單元,該存儲器單元在其它實施例中包括其它類型的非易失性存儲器單元(例如,其它類型的EEPROM單元)或易失性存儲器單元(例如DRAM、SRAM單元)。
存儲器101包括位于行和列中的存儲器單元的陣列103。每一行(例如,行110和112)耦合于由存儲控制器113提供的字線(例如,WL0)。在讀或寫周期中,被斷言的特定字線取決于從數據接口(例如,系統總線(未顯示))提供給地址線(未顯示)上的存儲器的地址。圖1中也未示出的是到控制器113的輸入,該輸入用于從數據接口接收控制信號、數據信號以及時鐘信號。
在所示的實施例中,存儲器單元的列被連接到連接了讀出放大器的解碼器電路,其中讀出放大器可以被用于選擇性地從多個列的單元讀取數據。例如,讀出放大器119被連接到解碼電路115,以便能夠從列105或列107讀取數據。同樣,讀出放大器121被連接到解碼電路117,以便能夠從列109或列111讀取數據。解碼電路的控制信號(未顯示)是由存儲控制器113提供的。一些實施例不包括解碼電路。雖然圖1包括兩個行和列的存儲器單元,其它實施例可以包括更多數量的行和/或列。此外,其它實施例可以包括更多數量的讀出放大器。
每個讀出放大器從存儲控制器113接收控制信號,其中共源共柵使能信號(CEN)和鎖存器使能信號(LEN)在圖1中被顯示。其它信號(未顯示)(例如預充電信號)也可以被提供給讀出放大器。每個讀出放大器也接收穩定的電源電壓VDD和VDDR。VDDR是由VDDR電壓調節器123提供的。VDD可以通過調節器(未顯示)提供。每個讀出放大器包括用于在讀操作期間提供正被讀取的數據的值的數據輸出(例如,D1、DN)。
存儲器101可以具有在圖1中未顯示的其它組件。此外,其它存儲器可以具有其它配置。在一個實施例中,存儲器位于單一集成電路上,該單一集成電路可以也包括處理電路。在其它實施例中,存儲器可以通過多個集成電路來實現。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于飛思卡爾半導體公司,未經飛思卡爾半導體公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410057363.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:糧倉的溫濕度局部主機調控系統
- 下一篇:圓弧形輪組





