[發明專利]堆棧式半導體封裝構件的測試設備及其測試方法

有效

• 申請號: 201410053815.6
• 申請日: 2014-02-18
• 公開（公告）號: CN103811371A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 朱建勳
• 申請（專利權）人: 致茂電子（蘇州）有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L21/677
• 代理公司: 上海宏威知識產權代理有限公司 31250
• 代理人: 金利琴

技術領域

本發明關于一種堆棧式半導體封裝構件的測試設備及其測試方法，尤指一種適用于檢測堆棧式(Package?on?Package)半導體封裝構件的電性特性或功能的測試設備及其測試方法。

背景技術

隨著行動多媒體產品的普及、對更高數字訊號處理、具有更高儲存容量、以及靈活性電子裝置的迫切需求，堆棧式封裝(stacked?package?on?package，PoP)應用正快速成長。

請參閱圖5，圖5是一般常見堆棧式半導體封裝構件的示意剖視圖。所謂堆棧式封裝技術是將兩個或更多組件，以垂直堆棧或是背部搭載的方式封裝。如圖中所示，一般常見包括一底層芯片91、及一頂層芯片92，其中底層芯片91通常整合數字或混合訊號邏輯組件，例如基頻、應用或多媒體處理器；而在頂層芯片92中通常整合內存，例如DRAM或Flash。據此，堆棧式封裝的優勢在于，比傳統并排排列的封裝方式占用更少的印刷電路板(PCB)空間并簡化電路板設計，且又可通過內存與邏輯電路的直接聯機來改善頻率效能表現。

再者，在半導體封裝測試的制程中，一般堆棧式半導體封裝構件通常系于堆棧封裝前，先將頂層芯片92與底層芯片91分別測試，待二者都通過測試后，再予層疊、打線、封裝而完成最終產品。然而，目前底層芯片91的測試通常需要搭配頂層的內存芯片方可進行功能性測試，故底層芯片91的測試方式明顯較一般單純的電子組件測試為復雜。

再且，現有技術底層芯片91的測試方式以人工目測、手動的方式進行，其主要通過人員目測將頂層芯片92與底層芯片91對位后，再人工手動進行測試。然而，此一傳統人工的方式，很容易會因為操作人員的誤判或操作上的瑕疵導致測試失效，從而降低了測試準確率且又無端地耗費成本，此外人工測試方式的效率也始終無法提升。

由此可知，如何達成一種能夠進行全自動化測試，而可大幅提高測試效率、及準確率，進而顯著降低成本的堆棧式半導體封裝構件的測試設備及其測試方法，實為產業上的一種迫切需要。

發明內容

本發明的主要目的是在提供一種堆棧式半導體封裝構件的測試設備及其測試方法，以能以全自動化的方式對堆棧式半導體封裝構件的底層芯片進行測試，以大幅提高測試效率、以及測試準確率，并且可顯著降低成本支出。

為達成上述目的，本發明一種堆棧式半導體封裝構件的測試設備，主要包括主控制器、升降取放裝置、測試座、升降旋臂、以及芯片置放模塊。其中，測試座用以容置第一芯片，且測試座位于升降取放裝置下方；升降旋臂位于升降取放裝置的一側；芯片置放模塊組設于升降旋臂上，而芯片置放模塊容置有一第二芯片，且芯片置放模塊的下表面設有若干接觸端子，第二芯片電性連接至若干接觸端子。此外，主控制器電性連接升降取放裝置、測試座、升降旋臂、及芯片置放模塊；主控制器控制升降取放裝置于測試座上加載或載出第一芯片；主控制器控制升降旋臂以驅使芯片置放模塊升降及旋轉而移位于升降取放裝置與測試座之間或位于升降取放裝置的一側；而且，主控制器控制升降取放裝置連同芯片置放模塊下降使若干接觸端子電性連接于測試座上的第一芯片并進行測試。

據此，本發明的堆棧式半導體封裝構件的測試設備主要是由一升降旋臂，而使容置有第二芯片的芯片置放模塊可選擇地移位于升降取放裝置與測試座之間或位于升降取放裝置的一側，以利升降取放裝置移載取放芯片或下壓結合芯片置放模塊以進行測試。

優選的是，本發明的升降取放裝置的下表面可設置一吸取頭；而主控制器可控制芯片置放模塊移入升降取放裝置與測試座之間并與升降取放裝置的下表面接合，且主控制器可控制吸取頭對應吸附第二芯片。據此，本發明的吸取頭除了可以取放第一芯片外，并可充當判斷芯片置放模塊與升降取放裝置是否完整接合的感測裝置。詳細地說，在芯片置放模塊與升降取放裝置接合時，由吸取頭吸附第二芯片，可用以判斷測試芯片置放模塊與升降取放裝置是否完整接合，因一旦芯片置放模塊未完整接合升降取放裝置時，第二芯片的上表面與吸取頭間必留有余隙，此時二者無法密封貼合而構成負壓，由此便可得知接合出錯，故可輔助芯片置放模塊與升降取放裝置對位接合的判斷。

再者，本發明的測試設備可更包括一位置傳感器，其可設置于升降旋臂上并電性連接主控制器，而位置傳感器可用于偵測芯片置放模塊的位置。即，本發明可通過位置傳感器來感測芯片置放模塊的實際位置或感測升降旋臂的動作或其所在方位，由此輔助芯片置放模塊的定位。