[發明專利]一種提高存儲器性能的方法

有效

• 申請號: 201410053601.9
• 申請日: 2014-02-17
• 公開（公告）號: CN104851839B
• 公開（公告）日: 2019-05-28
• 發明（設計）人: 葉曉;詹奕鵬;金起準;金鳳吉
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/11526
• 分類號: H01L27/11526;H01L27/11521;H01L21/336
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

1.一種提高存儲器性能的方法，其特征在于，包括以下步驟：

提供一flash襯底，該襯底上設置有單元器件區和外圍電路區，位于所述單元器件區的襯底之上形成有單元器件柵，且所述外圍電路區中還定義有邏輯器件區和高壓器件區；

在對所述單元器件區中進行第一摻雜工藝之后，繼續進行側墻形成工藝；

在所述邏輯器件區中制備邏輯器件柵之后，繼續于該邏輯器件區中進行柵極氧化修復工藝；

于所述單元器件區中進行第二摻雜工藝后，繼續于所述邏輯器件區中進行第三摻雜工藝和熱處理工藝；

其中，在對所述單元器件區進行第二摻雜工藝之后不進行任何熱處理工藝，直接對邏輯器件區進行第三摻雜工藝及熱處理工藝。

2.如權利要求1所述的方法，其特征在于，在對單元器件區進行所述第一摻雜工藝之前，還包括一離子注入工藝，以對單元器件區的閾值電壓進行調整。

3.如權利要求1所述的方法，其特征在于，所述側墻的材質為氧化硅。

4.如權利要求1所述的方法，其特征在于，所述第一摻雜工藝為LDD摻雜。

5.如權利要求1所述的方法，其特征在于，所述第二摻雜工藝用于形成所述單元器件區的源漏摻雜區。

6.如權利要求1所述的方法，其特征在于，所述第三摻雜工藝包括兩步摻雜工藝：對邏輯器件區進行LDD摻雜之后再進行二次摻雜以形成邏輯器件區的源漏摻雜區。

7.如權利要求6所述的方法，其特征在于，在對所述邏輯器件區完成LDD摻雜之后，根據工藝需求是否進行熱處理工藝。

8.如權利要求1所述的方法，其特征在于，所述方法應用于p-flash器件的制備工藝中。