[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201410046657.1
• 申請日: 2014-02-10
• 公開（公告）號: CN104051507B
• 公開（公告）日: 2017-08-11
• 發明（設計）人: 小嵜正芳;藤井隆弘
• 申請（專利權）人: 豐田合成株式會社
• 主分類號: H01L29/12
• 分類號: H01L29/12;H01L21/205
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 顧晉偉,吳鵬章

技術領域

本發明涉及一種半導體裝置及其制造方法。

背景技術

作為用于控制電功率的半導體裝置（半導體器件和半導體元件），氮化鎵（GaN）基半導體裝置是已知的，在該裝置中，N型半導體層堆疊在半導體襯底上。N型半導體層包含作為主材料的氮化鎵（GaN）和作為施主（摻雜劑或雜質）的硅（Si）。作為這樣的N型半導體層，已知其中為了提高耐受電壓的主要目的，n^--GaN層具有約1×10¹⁶cm^-3的低施主濃度（例如，參見專利文獻1）。

一般而言，這樣的N型半導體層通過金屬有機氣相沉積（MOCVD）法制造。在MOCVD中，使用三甲基鎵（TMGa:(CH₃)₃Ga）作為鎵（Ga）源。使用氨（NH₃）作為氮源。使用氫作為載氣。使用硅烷作為N型摻雜劑源。

[專利文獻1]JP-A-2011-35066A

當N型半導體層具有約1×10¹⁶cm^-3的低施主濃度時，N型半導體層可能容易受其他雜質的影響以導致施主濃度的非均勻分布，使得難以在襯底上實現均勻的電性能。施主濃度的所述變化影響與其他半導體層和電極的界面的耐受電壓。特別是，當通過氣相沉積在具有大于2英寸的大直徑的半導體襯底上形成N型半導體層時，N型半導體層容易受雜質（例如，碳）影響。因此，存在如下問題：當從半導體晶片中切出多個芯片時，容易在各個芯片中造成產品質量的變化。

發明內容

本發明旨在解決以上問題，因此，本發明可以以如下形式實施。

(1)根據本發明的一個方面，半導體裝置包括：直徑為2英寸或更大的半導體襯底；以及堆疊在所述半導體襯底上的使用包含氮化鎵（GaN）的材料的N型半導體層。在所述N型半導體層區域的面上的多個位置處，碳（C）濃度的多個測量值的中值等于或低于1.0×10¹⁶cm^-3，并且所述中值與其他測量值之差的最大值低于5×10¹⁵cm^-3。

N型半導體層的碳（C）具有補償和減少N型半導體層的施主的作用。根據以上形式的半導體裝置，由于碳（C）濃度的多個測量值的中值等于或低于1.0×10¹⁶cm^-3，并且所述中值與其他測量值之差的最大值低于5×10¹⁵cm^-3，所以所述碳（C）的濃度使得N型半導體層區域中的施主濃度能夠是均勻的，而不是通過碳（C）不均勻地補償施主。因此，當從大于2英寸的襯底切出多個芯片以形成半導體裝置時，在每個所得的半導體裝置中施主的作用可以是穩定且均勻的。

(2)在(1)所述的構造中，所述N型半導體層包含硅作為施主，在N型半導體層區域的面上的多個位置處，施主濃度的多個測量值的中值等于或低于1.4×10¹⁶cm^-3，并且所述中值與其他測量值之差的最大值低于5×10¹⁵cm^-3。

如上所述，如果施主濃度較低，則施主可能容易受碳（C）濃度變化的影響。在本形式中，由于碳（C）的濃度降低，所以可以降低施主作用的變化。

(3)在(1)或(2)所述的半導體裝置中，所述襯底和所述N型半導體層分別連接有電極。

(4)在(1)或(2)所述的半導體裝置中，還包括：堆疊在N型半導體層上的P型半導體層，以及堆疊在P型半導體層上的附加的N型半導體層。所述襯底連接有漏電極，所述附加的N型半導體層連接有源電極，并且所述P型半導體層上的絕緣層連接有柵電極。

作為半導體裝置的各方面，可以采用各種構造。

(5)根據本發明的另一方面，制造根據(1)至(4)中任一項所述的半導體裝置的方法包括：使用包含三甲基鎵（TMGa）的第III族原料和包含氨（NH₃）的第V族原料，通過晶體生長形成N型半導體層。所述第V族原料與所述第III族原料的摩爾比V/III在2100至4000的范圍內。

關于(5)的構造，N型半導體層通過使用包含三甲基鎵（TMGa）的第III族原料和包含氨（NH₃）的第V族原料通過晶體生長形成。通過使用這樣的V/III，碳（C）的濃度可以設置在如上所述的范圍內。同時，在下面的描述中，V/III表示第V族原料與第III族原料的摩爾比。