[發明專利]實現峰值采樣保持的電路結構

有效

• 申請號: 201410046085.7
• 申請日: 2014-02-10
• 公開（公告）號: CN103780231B
• 公開（公告）日: 2017-10-20
• 發明（設計）人: 田劍彪;吳偉江;朱振東
• 申請（專利權）人: 紹興光大芯業微電子有限公司
• 主分類號: H03K5/1532
• 分類號: H03K5/1532
• 代理公司: 上海智信專利代理有限公司31002
• 代理人: 王潔

1.一種實現峰值采樣保持的電路結構，其特征在于，所述的電路結構包括：

峰值采樣模塊，用以采樣輸入信號的各個時間點的峰值電壓；

峰值采樣緩沖輸出模塊，用以增強所述的峰值采樣模塊的采樣輸出電壓的負載驅動能力；

峰值保持模塊，用以對所述的峰值采樣緩沖輸出模塊輸出的采樣峰值電壓進行保持；

峰值保持緩沖輸出模塊，用以增強所述的峰值保持模塊的輸出電壓的負載驅動能力；

所述的峰值采樣模塊包括：

采樣信號輸入緩沖單元，用以比較所述的峰值采樣緩沖輸出模塊的輸出電壓值和所述的采樣輸入信號的電壓值并輸出比較結果；

第一采樣單元，用以對所述的采樣輸入信號進行采樣并將采樣的輸入信號輸入所述的采樣信號輸入緩沖單元的第一比較端；

采樣開關，用以當采樣時鐘脈沖為有效電平時控制所述的第一采樣單元進行采樣，且當采樣時鐘脈沖為無效電平時斷開所述的第一采樣單元與采樣輸入信號的連接；

第一信號清零開關，用以在清零時鐘脈沖的各個周期內對所述的第一采樣單元輸入到所述的采樣信號輸入緩沖單元的第一比較端的電壓進行清零，所述的清零時鐘脈沖與采樣時鐘脈沖頻率相同；

所述第一信號清零開關一端接采樣信號輸入緩沖單元正端，一端接地；所述采樣信號輸入緩沖單元正端接采樣開關輸出端，負端接峰值采樣緩沖輸出模塊輸出，輸出端接采樣二極管陽極；

所述采樣二極管陽極接采樣信號輸入緩沖單元輸出，陰極接第一采樣單元正端；

第二采樣單元，用以當所述的峰值采樣緩沖輸出模塊的電壓值低于采樣輸入信號的電壓值時進行采樣，所述的第二采樣單元與所述的采樣信號輸入緩沖單元的輸出端相連接；

清零模塊，用以將所述的峰值采樣模塊輸出的上一周期峰值電壓進行清零，所述的清零模塊連接于所述的峰值采樣模塊與峰值采樣緩沖輸出模塊之間；

所述采樣開關控制信號為有效電平時，采樣電容采樣AC線電壓輸入信號電壓，得到的電壓與峰值采樣緩沖輸出模塊輸出電壓進行比較，若為高，采樣電容采樣AC線電壓輸入信號電壓，若為低，采樣電容不進行采樣，且峰值采樣緩沖輸出模塊與峰值采樣模塊構成的閉環系統使采樣得到的峰值電壓精度得到保證；

所述的峰值保持模塊包括峰值保持開關和峰值保持電容，所述的峰值保持開關用以當保持時鐘脈沖為有效電平時，控制所述的峰值保持電容進行充電至與所述的峰值采樣模塊輸出的峰值電壓相同為止，且當保持時鐘脈沖為無效電平時控制所述的峰值保持電容維持當前電壓值，所述的峰值保持電容與所述的峰值保持緩沖輸出模塊的輸入端相連接。

2.根據權利要求1所述的實現峰值采樣保持的電路結構，其特征在于，所述的實現峰值采樣保持的電路結構，其特征在于，所述的清零模塊為第二信號清零開關，所述的第二信號清零開關用以將所述的峰值采樣模塊輸出的上一周期峰值電壓進行清零。

3.根據權利要求1所述的實現峰值采樣保持的電路結構，其特征在于，所述的第一采樣單元和第二采樣單元均為采樣電容。

4.根據權利要求1所述的實現峰值采樣保持的電路結構，其特征在于，所述的采樣信號輸入緩沖單元為第一運算放大器，所述的第一運算放大器的正向輸入端與所述的第一采樣單元相連接，第二運算放大器的反向輸入端與所述的峰值保持緩沖輸出模塊的輸出端相連接。

5.根據權利要求4所述的實現峰值采樣保持的電路結構，其特征在于，所述的峰值保持緩沖輸出模塊為第二運算放大器，所述的第二運算放大器的正向輸入端與所述的峰值采樣模塊的輸出端相連接，所述的第二運算放大器的反向輸入端與所述的第二運算放大器的輸出端相連接，所述的第二運算放大器的輸出端還連接所述的峰值保持模塊的輸入端。

6.根據權利要求1所述的實現峰值采樣保持的電路結構，其特征在于，所述的峰值保持緩沖輸出模塊為第三運算放大器，所述的第三運算放大器的正向輸入端與所述的峰值保持模塊的輸出端相連接，所述的第三運算放大器的反向輸入端與所述的第三運算放大器的輸出端相連接。