[發明專利]一種在PCB鉆孔層自動生成疊層信息的方法

在審

• 申請號: 201410044991.3
• 申請日: 2014-02-07
• 公開（公告）號: CN103745075A
• 公開（公告）日: 2014-04-23
• 發明（設計）人: 趙亞民;宋明哲;李鵬翀
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

?

技術領域

　　本發明涉及電子領域，具體地說是一種在PCB鉆孔層自動生成疊層信息的方法。

背景技術

目前，在PCB板設計加工中，PCB的疊層厚度和疊層數量都逐漸趨于多樣化。為了便于板廠加工PCB，布線設計人員在PCB的鉆孔層會做一個疊層信息表來顯示該PCB的疊層數量以及每個層疊中相應的銅箔和介質的厚度。而繪制疊層信息表是比較耗時，且容易出錯的。它需要布線設計人員一一輸入每層的銅箔厚度和介質的厚度，經常會出現輸入錯誤數據而導PCB廠家加工錯誤板厚的風險。

目前使用CADENCE?ALLEGRO?布線設計軟件，對于在PCB鉆孔層生成疊層信息數據，仍然需要人工一個一個的輸入。需要花費大量的時間和精力，而且非常容易遺漏和出錯，大大增加了PCB板產生工藝問題的風險，也使布線人員疲憊不堪。

發明內容　　

　　本發明的技術任務是提供一種在PCB鉆孔層自動生成疊層信息的方法。

本發明的技術任務是按以下方式實現的，該在PCB鉆孔層自動生成疊層信息的方法，步驟如下：先用CADENCE?AXLSKILL?語言編寫設置PCB板鉆孔層中疊層信息的Skill程序，然后布線設計人員根據PDG輸入相關PCB單板的疊層信息，Skill程序根據上述PCB單板的疊層信息在鉆孔層繪制相對應的疊層信息表，繪制完成后，再將獲取的疊層信息數據寫進信息表即可。

所述的布線設計人員根據PDG輸入相關PCB單板的疊層信息的人機交互窗口—XSection。

本發明的一種在PCB鉆孔層自動生成疊層信息的方法和現有技術相比，具有操作方便，工作效率高，遺漏和錯誤率低等特點，不但大大降低了工人的勞動強度，而且降低了生產成本。

附圖說明

????附圖１為一種在PCB鉆孔層自動生成疊層信息的方法的流程示意圖。

　　附圖２、附圖3、附圖4為使用CADENCE?AXLSKILL?語言編寫的Skill程式代碼。

具體實施方式

　　實施例1:????

先用CADENCE?AXLSKILL?語言編寫設置PCB板鉆孔層中疊層信息的Skill程序，然后布線設計人員根據PDG在人機交互窗口—XSection輸入相關PCB單板的疊層信息，Skill程序根據上述PCB單板的疊層信息在鉆孔層繪制相對應的疊層信息表，繪制完成后，再將獲取的疊層信息數據寫進信息表，整個過程都是程序自動運行，運行時間非常的短暫，在0.1秒內就可以完成。

在PCB鉆孔層自動生成疊層信息的Skill設計程式編碼如說明書附圖2、圖3、圖4。