[發明專利]半導體元件及其制造方法

有效

• 申請號: 201410041840.2
• 申請日: 2014-01-28
• 公開（公告）號: CN104810383B
• 公開（公告）日: 2017-07-21
• 發明（設計）人: 詹景琳;林正基;連士進;吳錫垣
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 任巖

技術領域

本發明是有關于一種半導體元件及其制造方法。

背景技術

超高壓元件在操作時必須具有高崩潰電壓(breakdown voltage)以及低的開啟電阻(on-state resistance，Ron)，以減少功率損耗。在目前的超高壓元件中，經常發現在源極端會有非常大的電流聚集效應，因而成為崩潰點，導致元件的崩潰電壓下降，而且漏電流的情況非常嚴重。

發明內容

本發明實施例提供一種半導體元件及其制造方法，用以提供具有高崩潰電壓以及低漏電流的半導體元件。

本發明提出一種半導體元件，其包括基底、隔離結構、柵極結構、具有第一導電型的源極區與漏極區、以及導體層。源極區與漏極區位于基底中。隔離結構位于源極區與漏極區之間。柵極結構位于源極區與隔離結構之間的基底上。導體層位于基底上方，至少自源極區上方延伸至隔離結構上方，且電性連接源極區。基底包括第一區與第二區，在第二區的源極區的輪廓的曲率大于在第一區的源極區的輪廓的曲率，且在第二區上方的覆蓋隔離結構的導體層的部分的寬度大于在第一區上方的覆蓋隔離結構的導體層的部分的寬度。

根據本發明一實施例，所述導體層為最上層金屬層。

根據本發明一實施例，所述半導體元件包括多個直線區域以及多個轉彎區域，直線區域中的其中之一位于第一區；轉彎區域中的其中之一位于第二區。

根據本發明一實施例，所述半導體元件更包括：具有第二導電型的頂層，位于隔離結構下方的基底中；以及具有第一導電型的梯層，位于頂層與隔離結構之間。

根據本發明一實施例，所述半導體元件更包括具有第二導電型的第一阱區，位于基底中，其中源極區位于第一阱區中，且柵極結構覆蓋部分第一阱區；具有第二導電型的摻雜區位于第一阱區中，與源極區相鄰，且與源極區共同連接導體層；以及具有第一導電型的第二阱區，位于基底中，其中第一阱區以及漏極區位于第二阱區中。

本發明還提出一種半導體元件的制造方法，包括于基底上形成隔離結構。于基底上形成柵極結構。在柵極結構與隔離結構的兩側的基底中形成具有第一導電型的源極區與具有第一導電型的漏極區。源極區接近柵極結構，漏極區接近隔離結構。于基底上方形成導體層。導體層自源極區上方延伸至隔離結構上方，且電性連接源極區。基底包括第一區與第二區，在第二區的源極區的輪廓的曲率大于在第一區的源極區的輪廓的曲率，且在第二區上方的覆蓋隔離結構的導體層的部分的寬度大于第一區上方的覆蓋隔離結構的導體層的部分的寬度。

根據本發明一實施例，所述導體層為最上層金屬層。

根據本發明一實施例，所述半導體元件包括多個直線區域以及多個轉彎區域，直線區域中的其中之一位于第一區；轉彎區域中的其中之一位于第二區。

根據本發明一實施例，所述半導體元件的制造方法更包括：于隔離結構下方的基底中形成具有第二導電型的頂層；以及于頂層與隔離結構之間形成具有第一導電型的一梯層。

根據本發明一實施例，所述半導體元件的制造方法更包括：于基底中形成具有第二導電型的第一阱區，其中源極區位于第一阱區中，且柵極結構覆蓋部分第一阱區；于第一阱區中形成具有第二導電型的摻雜區，摻雜區與源極區相鄰，且與源極區共同連接導體層；以及于基底中形成具有第一導電型的第二阱區，其中第一阱區以及漏極區位于第二阱區中。

基于上述，本發明的半導體元件系依據源極區輪廓曲率不同將源極端的導體層(如最上層金屬層)設計成具有不同的寬度，以分散曲率較大處或轉角處的電場，提升崩潰電壓，降低漏電流。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。

附圖說明

圖1是依據本發明實施例的一種半導體元件的上視圖。

圖2A至圖2G是依據本發明實施例的一種半導體元件的制造方法的剖面示意圖，其中圖2G為圖1的切線I-I以及II-II的剖面圖。

圖3是三種半導體元件在進行靜電放電保護元件2kV的測試的漏電流曲線，所述半導體元件于各自源極端處的覆蓋隔離結構的導體層的部分的寬度不同。

圖4是三種半導體元件在進行靜電放電保護元件2kV的測試的崩潰電壓曲線，所述半導體元件于各自源極端處的覆蓋隔離結構的導體層的部分的寬度不同。

【符號說明】

10：基底

12、14、16、18、32：阱區

20：頂層

22：梯層

24a～24d：隔離結構

26：柵介電層

28：柵極導體層