[發明專利]基于埋層的垂直結構存儲器的制備方法

有效

• 申請號: 201410039896.4
• 申請日: 2014-01-27
• 公開（公告）號: CN103779497B
• 公開（公告）日: 2017-03-29
• 發明（設計）人: 付英春;王曉峰;楊富華
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 宋焰琴

技術領域

本發明涉及微納技術領域，特別涉及一種基于埋層的垂直結構存儲器的制備方法。

背景技術

高新技術產業和基礎服務設施的加速發展對于快速計算和高效存儲的要求越來越高，而CPU處理能力的提升對存儲芯片的速度和功耗的依賴性越來越顯著，因此如何發展高效存儲成為未來急需突破的關鍵技術之一。相變存儲器PCRAM(phase?change?random?access?memory)具有非揮發性，與目前大多數的存儲器相比，具有器件尺寸小、功耗低、讀取速度快、抗輻照、能實現多級存儲以及與現有的CMOS工藝兼容等諸多優點。具有類似器件結構，基于金屬氧化物的電阻存儲器RRAM由于其結構簡單、成分精確可控、與邏輯工藝兼容等優點。PCRAM和RRAM被認為最有可能取代目前的SRAM、DRAM、FLASH等主流產品而成為未來主流存儲的半導體存儲器。

PCRAM以硫系化合物為存儲介質，依靠電流的熱效應控制相變材料在晶態(低阻)和非晶態(高阻)之間轉化實現信息的寫入與擦除，依靠探測存儲區域電阻的變化實現信息的讀出。目前，相變存儲器面臨的最主要問題是操作電流過大，對驅動電路的要求較高，限制了存儲功耗的降低、存儲速度的提升和存儲密度的提高。對于PCRAM操作電流過大的技術瓶頸，常規的解決方法(例如垂直器件中的插塞電極制備)對于光學光刻分辨率、CMP、MOCVD等工藝的依賴性較強，難于實現大面積、高精度、經濟、高效地制備。而制備精度較高的電子束曝光、聚焦粒子束刻蝕等線性加工技術雖然能實現較高的制備精度，但受限于加工的速度無法實現大面積襯底上精細圖形的高效制備。

電阻存儲器(Resistance?RandomAccess?Memory，RRAM)是基于一些介質材料的電誘導阻變效應發展起來的非揮發存儲器。它以簡單的MIM(Metal-Insulator-Metal)電容結構為功能器件。電容結構中間的絕緣層是具有電誘導阻變特性的材料，其材料電阻會在特定外加電信號下發生可逆的非揮發的變化。這種可逆的阻值變化就形成了存儲器工作的基礎。

對于PCRAM和RRAM來說，最具有產業化發展前景的是垂直結構，但垂直結構的制備產業化過程中都離不開CMP工藝。相比較其它工藝來說，對于新材料的刻蝕和CMP工藝優化則是一個比較耗時、耗錢的過程，這也是新型存儲材料驗證要面臨的最大瓶頸。采用第一電極材料和存儲材料的埋層處理，不僅可以達到高質量的電絕緣，而且可以避開CMP工藝優化過程對器件研發的時間和成本限制，加快新型存儲材料驗證研發的速度。

發明內容

為解決現有技術中存在的上述問題，本發明提出了一種基于埋層的垂直結構存儲器的制備方法。本發明對于快速實現10納米量級垂直結構器件的自適應性制備具有非常好的應用前景。

本發明提出的一種基于埋層的垂直結構存儲器的制備方法，該方法包括：

步驟1：在襯底上，依次淀積電熱絕緣材料層和犧牲材料層；

步驟2：在犧牲材料層上，旋涂光刻第一掩模層，并光刻形成縱向開槽；

步驟3：通過縱向開槽，干法刻蝕犧牲材料層和電熱絕緣材料層組成的疊層，在電熱絕緣材料層上形成不觸底的電熱絕緣材料層開槽；

步驟4：有機清洗去除樣片表面的刻蝕殘留物，在電熱絕緣材料層開槽和犧牲材料層暴露的上表面上，依次淀積第一電極材料層和存儲材料層，腐蝕犧牲材料層剝離，以在電熱絕緣材料層開槽內形成縱向第一電極材料層以及覆蓋其上方的縱向存儲功能疊層，其中縱向第一電極材料層的上表面不高于電熱絕緣材料層的上表面；

步驟5：在電熱絕緣材料層和縱向存儲功能疊層暴露的上表面，旋涂光刻第二掩模層，光刻形成橫向開槽，所述橫向開槽與所述縱向存儲功能疊層垂直交叉；

步驟6：在橫向開槽、電熱絕緣材料層及縱向存儲功能疊層暴露的上表面上，淀積第二電極材料層；

步驟7：剝離第二掩膜層，去除其上方的第二電極材料層，在橫向開槽內，形成橫向第二電極材料層，在并去除橫向第二電極材料層正下方以外的縱向存儲功能疊層，形成局域化存儲材料層；

步驟8：在犧牲材料層、縱向第一電極材料層和橫向第二電極材料層暴露的上表面旋涂光刻第三掩模層，并光刻形成位于縱向第一、橫向第二電極材料層一端上方的開槽，淀積金屬層形成第一測試電極和第二測試電極，然后淀積鈍化材料層鈍化并引出第一、第二測試電極，完成器件制備。