[發明專利]一種超級結碳化硅MOSFET器件及其制作方法

有效

• 申請號: 201410037819.5
• 申請日: 2014-01-26
• 公開（公告）號: CN104810397B
• 公開（公告）日: 2018-01-09
• 發明（設計）人: 楊霏;吳昊;于坤山
• 申請（專利權）人: 國家電網公司;國網智能電網研究院
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京安博達知識產權代理有限公司11271
• 代理人: 徐國文

技術領域

本發明涉及半導體器件及其制作方法，具體涉及一種超級結碳化硅MOSFET器件及其制作方法。

背景技術

碳化硅（SiC）作為第三代半導體材料，具有禁帶寬度大、熱導率高、臨界擊穿電場高、電子的飽和漂移速度高等突出優點。與目前技術成熟的硅（Si）基電力電子器件相比，以SiC為代表的寬禁帶半導體材料，特別適合制作大功率、高壓、高溫、抗輻照的電力電子器件。SiC電力電子器件在功率變換裝置中的應用，將極大地提高現有能源的轉換效率，不僅在傳統工業領域，在基于電壓源換流的柔性直流輸電，太陽能、風能等新能源領域也能發揮重要作用。

然而，雖然SiC MOSFET比傳統Si基MOSFET具有更低的比導通電阻、高工作頻率和高溫工作穩定性等優點，但仍存在著導通電阻隨耐壓的2.5次方急劇上升的問題，使其在高壓工作是導通損耗增大，限制了其高壓應用。一般采取超接結構來減小器件的導通電阻。

圖1為傳統碳化硅MOSFET結構，由于耐壓越高，器件漂移區厚度越大，摻雜濃度越低，因此導通電阻越高，同時在P阱區的邊緣由于曲率效應的影響電場分布比較集中；傳統碳化硅超結MOSFET結構，需要多次刻蝕和外延，工藝實現比較困難，成本高。

發明內容

針對現有技術的不足，本發明的目的是提供一種超級結碳化硅MOSFET器件及其制作方法，本發明減小高壓碳化硅MOSFET器件的導通電阻，降低器件損耗，同時改善器件體內電場分布，提高器件的擊穿電壓和可靠性。

本發明的目的是采用下述技術方案實現的：

本發明提供一種超級結碳化硅MOSFET器件，所述器件包括源極1、柵極2、柵氧介質3、N型源區4、P阱區5、JEFT區6、N-外延8、N+襯底10和漏極11，所述漏極11設置在N+襯底10的背面，所述N-外延8設置于N+襯底10的正面，所述JEFT區6設置于N-外延8的中間區域，所述P阱區5對稱設置于N-外延8的兩側；所述N型源區4設置于P阱區5的一角，所述P阱區5包圍N型源區4；所述柵氧介質3設置于N-外延8的正面，在所述柵氧介質3上沉積有柵極2；所述源極1設置于N型源區4的上表面；

其改進之處在于，在N-外延8和N+襯底10的兩側，且在P阱區5的下方，分別設有P型外延柱區7和P型襯底柱區9，P型外延柱區7和P型襯底柱區9，P型外延柱區7和P型襯底柱區9均通過離子注入實現，用于降低器件導通電阻，改善器件體內電場分布，提高器件擊穿電壓，并且避免二次外延以及刻蝕工藝帶來的器件損傷，簡化制造工藝。

進一步地，所述P型外延柱區7設置在P型襯底柱區9的正下方。

進一步地，所述P型外延柱區7與P型襯底柱區9的橫向寬度相等，且等于P阱區5的寬度。

進一步地，所述P型外延柱區7與P型襯底柱區9均通過離子注入工藝實現，厚度為0.8μm至2μm，摻雜濃度為1e17至1e19cm^-3。

進一步地，所述柵極2為多晶硅柵極；所述源極1和漏極11上淀積Al/Ni/TI合金，作為源極1和漏極11的金屬層。

本發明還提供一種超級結碳化硅MOSFET器件的制作方法，其改進之處在于，所述制作方法包括如下步驟：

A、在碳化硅N+襯底10的正面上離子注入深度0.2μm-2μm、鋁離子摻雜濃度為1e15至1e16cm^-3的P型襯底柱區9；

B、在碳化硅N+襯底10的正面上外延一層厚度為10μm、摻雜濃度為1e15至1e16cm^-3的N-外延層8；

C、在碳化硅N-外延8的正面上離子注入深度0.2μm-2μm、鋁離子摻雜濃度為1e15至1e16cm^-3的P型外延柱區7；

D、在N-外延層8的中間區域離子注入深度為0.2μm-2μm，氮離子摻雜濃度為1e17cm^-3的N型JEFT區6；

E、在P阱區5離子注入深度為0.2μm-0.5μm，氮離子摻雜濃度為1e19cm^-3至1e20cm^-3的N型源區4；

F、在碳化硅N-外延8的正面上采用氫氧合成工藝氧化一層50nm厚的柵氧介質3；

G、在柵氧介質3層上面用化學氣相淀積的方法淀積一層150nm厚的多晶硅柵極2；

H、在源級1以及碳化硅背面的漏極11淀積Al/Ni/TI合金，作為源極1和漏極11的金屬層。