[發明專利]一種制作半導體器件的方法

有效

• 申請號: 201410033148.5
• 申請日: 2014-01-24
• 公開（公告）號: CN104810324B
• 公開（公告）日: 2017-12-05
• 發明（設計）人: 趙杰;宋偉基
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

1.一種制作半導體器件的方法，包括：

提供具有第一區域和第二區域的半導體襯底，所述第一區域包括第一虛擬柵極，所述第二區域包括第二虛擬柵極，

其中所述第一虛擬柵極包括第一虛擬柵極材料層和第一虛擬柵極氧化層，所述第二虛擬柵極包括第二虛擬柵極材料層和第二虛擬柵極氧化層；

去除所述第一區域中的所述第一虛擬柵極，以在所述第一區域中形成第一溝槽；

在所述半導體襯底上依次形成高K介電層、覆蓋層、阻擋層、P型功函數金屬層和金屬電極層；

執行平坦化工藝以露出層間介電層；

去除所述第二區域中的所述第二虛擬柵極，以在所述第二區域中形成第二溝槽；

在所述半導體襯底上依次形成高K介電層和犧牲層；

回刻蝕去除位于所述層間介電層上以及部分的位于所述第二溝槽中的所述犧牲層；

刻蝕去除位于所述層間介電層上以及部分的位于所述第二溝槽頂部附近的所述高K介電層；

去除位于所述第二溝槽中剩余的所述犧牲層；

在所述第二溝槽的底部和側壁上依次形成覆蓋層、阻擋層、N型功函數金屬層和金屬電極層；

執行平坦化工藝。

2.一種制作半導體器件的方法，包括：

提供具有第一區域和第二區域的半導體襯底，所述第一區域包括第一虛擬柵極，所述第二區域包括第二虛擬柵極；

去除所述第一區域中的所述第一虛擬柵極，以在所述第一區域中形成第一溝槽；

在所述半導體襯底上依次沉積形成高K介電層、覆蓋層、阻擋層、P型功函數金屬層和金屬電極層；

執行平坦化工藝以露出層間介電層；

去除所述第二區域中的所述第二虛擬柵極，以在所述第二區域中形成第二溝槽；

在所述半導體襯底上依次形成高K介電層、覆蓋層、阻擋層和犧牲層；

回刻蝕去除位于所述層間介電層上以及部分的位于所述第二溝槽中的所述犧牲層；

刻蝕去除位于所述層間介電層上以及部分的位于所述第二溝槽頂部附近的所述高K介電層、所述覆蓋層和所述阻擋層；

去除位于所述第二溝槽中剩余的所述犧牲層；

在所述第二溝槽的底部和側壁上依次形成N型功函數金屬層和金屬電極層；

執行平坦化工藝。

3.如權利要求1或2所述的方法，其特征在于，所述第一區域為PMOS區域，所述第二區域為NMOS區域。

4.如權利要求1或2所述的方法，其特征在于，所述半導體襯底和所述高K介電層之間還形成有界面層，所述界面層的材料為熱氧化層、氮的氧化物層或化學氧化層，所述界面層的厚度范圍為5埃至10埃。

5.如權利要求1或2所述的方法，其特征在于，所述犧牲層的材料為非晶硅或者非晶硅化物，采用ALD或者CVD形成所述犧牲層。

6.如權利要求1或2的方法，其特征在于，采用濕法刻蝕或者干法刻蝕或者干-濕混合刻蝕去除所述第一虛擬柵極氧化層和所述第二虛擬柵極氧化層。

7.如權利要求6所述的方法，其特征在于，所述干法刻蝕包括在離子氣體進入反應腔室內之前采用遠程等離子體工藝或者微波工藝形成所述離子氣體。

8.如權利要求1或2所述的方法，其特征在于，采用濕法刻蝕或者在反應腔室內沒有等離子體的干法刻蝕去除所述犧牲層。

9.如權利要求1所述的方法，其特征在于，采用干法刻蝕或者濕法刻蝕或者干-濕混合刻蝕所述高K介電層。

10.如權利要求2所述的方法，其特征在于，采用干法刻蝕或者濕法刻蝕或者干-濕混合刻蝕所述高K介電層、所述覆蓋層和所述阻擋層。