[發明專利]晶體管的形成方法

有效

• 申請號: 201410027709.0
• 申請日: 2014-01-21
• 公開（公告）號: CN104795331B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 趙杰
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265;H01L21/28;H01L21/3105
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

一種晶體管的形成方法，包括：提供襯底，襯底表面具有偽柵極結構，偽柵極結構包括：位于襯底表面的偽柵介質層、以及位于偽柵介質層表面的偽柵極層；在襯底和偽柵極結構表面形成介質膜，介質膜的表面高于或齊平于偽柵極層的頂部表面；在形成介質膜之后，進行退火工藝，使介質膜致密；在退火工藝之后，平坦化介質膜，直至暴露出偽柵極結構頂部表面為止，形成介質層；在平坦化介質膜之后，采用離子注入工藝在介質層表面形成致密層；在離子注入工藝之后，去除偽柵極層和偽柵介質層，在介質層內形成開口；在開口內形成柵介質層、以及位于柵介質層表面的柵極層，柵極層的表面與介質層齊平。所形成的晶體管性能改善、形貌尺寸精確均勻。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種晶體管的形成方法。

背景技術

隨著集成電路制造技術的快速發展，促使集成電路中的半導體器件，尤其是MOS（Metal Oxide Semiconductor，金屬-氧化物-半導體）器件的尺寸不斷地縮小，以此滿足集成電路發展的小型化和集成化的要求。在MOS晶體管器件的尺寸持續縮小的過程中，現有工藝以氧化硅或氮氧化硅作為柵介質層的工藝受到了挑戰。以氧化硅或氮氧化硅作為柵介質層所形成的晶體管出現了一些問題，包括漏電流增加以及雜質的擴散，從而影響晶體管的閾值電壓，進而影響半導體器件的性能。

為解決以上問題，以高K柵介質層和金屬柵構成的晶體管被提出，即高K金屬柵（HKMG，High K Metal Gate）晶體管。所述高K金屬柵晶體管采用高K（介電常數）材料代替常用的氧化硅或氮氧化硅柵介質材料，能夠在縮小晶體管尺寸的同時，減小漏電流的產生，并提高晶體管的性能。

具體地，請參考圖1，圖1是一種高K金屬柵晶體管的剖面結構示意圖，包括：位于襯底100表面的介質層105和柵極結構110，所述柵極結構110的頂部表面與所述介質層105的表面齊平，所述柵極結構110包括：位于襯底100表面的高K柵介質層101，位于高K柵介質層101表面的金屬柵103，位于高K柵介質層101和金屬柵103兩側的襯底100表面的側墻104；位于所述柵極結構兩側的襯底100內的源區和漏區106。

然而，現有技術所形成的高K金屬柵晶體管的形貌不良、性能不穩定。

發明內容

本發明解決的問題是提供一種晶體管的形成方法，改善所形成的晶體管的形貌，保持所形成的晶體管的尺寸精確均勻，使所形成的晶體管的性能和穩定性提高。

為解決上述問題，本發明提供一種晶體管的形成方法，包括：提供襯底，所述襯底表面具有偽柵極結構，所述偽柵極結構包括：位于襯底表面的偽柵介質層、以及位于偽柵介質層表面的偽柵極層；在所述襯底和偽柵極結構表面形成介質膜，所述介質膜的表面高于或齊平于所述偽柵極層的頂部表面；在形成介質膜之后，進行退火工藝，使所述介質膜致密；在所述退火工藝之后，平坦化所述介質膜，直至暴露出偽柵極結構頂部表面為止，形成介質層；在平坦化所述介質膜之后，采用離子注入工藝在所述介質層表面形成致密層；在離子注入工藝之后，去除偽柵極層和偽柵介質層，在介質層內形成開口；在所述開口內形成柵介質層、以及位于所述柵介質層表面的柵極層，所述柵極層的表面與介質層齊平。

可選的，還包括：形成介質膜之前，在所述襯底和偽柵極結構表面形成停止膜，所述介質膜位于所述停止膜表面；在平坦化介質膜后，繼續平坦化所述停止膜，直至暴露出偽柵極結構頂部表面為止，形成停止層；所述致密層還形成于所述停止層暴露出的頂部表面。

可選的，所述停止膜的材料為氮化硅，所述停止膜的厚度為50埃～300埃，所述停止膜的形成工藝為化學氣相沉積工藝，沉積溫度大于480攝氏度。

可選的，所述介質膜的材料為氧化硅，厚度為300埃～3000埃，形成工藝為高深寬比沉積工藝，沉積氣體包括正硅酸乙酯，所述正硅酸乙酯的流量小于1克/分鐘。

可選的，所述離子注入工藝注入的離子為硅離子，注入劑量大于1E15原子/立方厘米，注入能量為0.5千電子伏特～3千電子伏特。