[發(fā)明專利]一種用于防抖動(dòng)時(shí)隙同步的模電裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201410025789.6
• 申請(qǐng)日: 2014-01-20
• 公開（公告）號(hào): CN103795395A
• 公開（公告）日: 2014-05-14
• 發(fā)明（設(shè)計(jì)）人: 曾志雄;邢志剛;馬學(xué)林;李嘉
• 申請(qǐng)（專利權(quán)）人: 海能達(dá)通信股份有限公司
• 主分類號(hào): H03K19/00
• 分類號(hào): H03K19/00
• 代理公司: 深圳市深佳知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44285
• 代理人: 唐華明

技術(shù)領(lǐng)域

本發(fā)明涉及時(shí)隙同步技術(shù)領(lǐng)域，特別涉及一種用于防抖動(dòng)時(shí)隙同步的模電裝置。

背景技術(shù)

現(xiàn)有技術(shù)中，為了保證模數(shù)轉(zhuǎn)換器ADC良好的接收效果和第一幀不丟失，要求在保證接收功率較低的信號(hào)時(shí)有一定的信噪比，而在接收功率較強(qiáng)的信號(hào)時(shí)，又不能產(chǎn)生太大的失真信號(hào)。因此，要求ADC輸入信號(hào)的功率不超過-20dBm。但是為了接收信號(hào)強(qiáng)度指示器（RSSI，Received?Signal?Strength?Indicator）容易計(jì)算，所以電調(diào)衰減器控制只有兩檔，即超過設(shè)置的門限打開衰減器，否則關(guān)掉衰減器。

目前，現(xiàn)有技術(shù)中都是通過數(shù)字方式實(shí)現(xiàn)同步時(shí)域信號(hào)，例如基于FPGA的同步模塊。耦合需要同步的信號(hào)，經(jīng)過ADC轉(zhuǎn)換后送入FPGA，F(xiàn)PGA進(jìn)行數(shù)據(jù)的采集、數(shù)據(jù)優(yōu)化、數(shù)據(jù)解調(diào)等處理之后再進(jìn)行時(shí)隙同步。

但是，數(shù)字方式進(jìn)行時(shí)隙同步的缺點(diǎn)是：防抖動(dòng)性較差；并且反應(yīng)比較慢，需要進(jìn)行軟件計(jì)算判斷后再動(dòng)作，實(shí)時(shí)性較差。實(shí)時(shí)性差的直接結(jié)果就是會(huì)使ADC丟失數(shù)據(jù)。因此，需要提供一種防抖動(dòng)時(shí)隙同步的裝置，實(shí)時(shí)性比較高，防止數(shù)據(jù)的丟失。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種用于防抖動(dòng)時(shí)隙同步的模電裝置，能夠較快地進(jìn)行時(shí)隙同步，防止數(shù)據(jù)的丟失。

本發(fā)明實(shí)施例提供一種防抖動(dòng)時(shí)隙同步的模電裝置，包括：耦合電路、檢測(cè)電路、整形電路、滯回比較電路和壓控衰減器；

所述耦合電路，用于從射頻通路上耦合射頻信號(hào)到所述檢測(cè)電路；

所述檢測(cè)電路，用于將所述射頻信號(hào)轉(zhuǎn)換為電壓時(shí)域信號(hào)發(fā)送給所述整形電路；

所述整形電路，用于將所述電壓時(shí)域信號(hào)轉(zhuǎn)換為三角波電壓時(shí)域信號(hào)發(fā)送給所述滯回比較電路；

所述滯回比較電路，用于比較所述三角波電壓時(shí)域信號(hào)高于設(shè)定門限值時(shí)，輸出比較結(jié)果給所述壓控衰減器，控制壓控衰減器進(jìn)行衰減工作。

優(yōu)選地，還包括：濾波電路；

所述濾波電路連接在所述檢測(cè)電路的輸出端；

所述濾波電路，用于將所述檢測(cè)電路輸出的電壓時(shí)域信號(hào)進(jìn)行濾波后發(fā)送給所述整形電路。

優(yōu)選地，所述濾波電路為RC濾波電路，包括：第十一電阻和第十一電容；

所述第十一電阻的一端連接所述檢測(cè)電路的輸出端，所述第十一電阻的另一端接地；

所述第十一電容的一端連接所述檢測(cè)電路的輸出端，所述第十一電容的另一端接地。

優(yōu)選地，所述整形電路包括：第一電容、第二電容、第一電阻、第二電阻和運(yùn)算放大器；

所述第一電容的第一端連接所述檢測(cè)電路的輸出端，所述第一電容的第二端連接第二電容的第一端，第二電容的第二端連接所述運(yùn)算放大器的正相輸入端；

所述第一電阻的一端連接所述運(yùn)算放大器的正相輸入端，所述第一電阻的另一端接地；

所述第二電阻的一端連接所述運(yùn)算放大器的反相輸入端，所述第二電阻的另一端連接所述第一電容的第二端；

所述運(yùn)算放大器的輸出端連接運(yùn)算放大器的反相輸入端。

優(yōu)選地，所述整形電路還包括：第三電容和第四電容；

所述第三電容的一端連接所述運(yùn)算放大器的工作電源端，所述第三電容的另一端接地；

所述第四電容的一端連接所述運(yùn)算放大器的工作電源端，所述第四電容的另一端接地。

優(yōu)選地，所述滯回比較電路包括：第三電阻、第四電阻、第五電阻和滯回比較器；

所述第四電阻的一端連接所述整形電路的輸出端，所述第四電阻的另一端連接所述滯回比較器的正相輸入端；

所述滯回比較器的正相輸入端通過所述第五電阻接地；

所述滯回比較器的輸出端通過所述第三電阻連接所述滯回比較器的正相輸入端；

所述滯回比較器的反相輸入端通過可調(diào)電阻連接滯回比較器的工作電源端。

優(yōu)選地，所述滯回比較電路還包括：第五電容和第六電容；

所述第五電容的一端連接所述滯回比較器的工作電源端，所述第五電容的另一端接地；

所述第六電容的一端連接所述滯回比較器的工作電源端，所述第六電容的另一端接地。

優(yōu)選地，所述設(shè)定門限值包括低門限值和高門限值；

所述低門限值為0.05V，所述高門限值為0.85V。

優(yōu)選地，所述第三電阻為60千歐姆；

所述第四電阻為15千歐姆；

所述第五電阻為90千歐姆。

優(yōu)選地，所述耦合電路包括耦合電容；

所述耦合電容的一端連接所述射頻通路，所述耦合電容的另一端連接所述檢測(cè)電路的輸入端。