[發明專利]一種具有高維持電流強魯棒性的LDMOS-SCR結構的ESD自保護器件

有效

• 申請號: 201410024428.X
• 申請日: 2014-01-20
• 公開（公告）號: CN103730462A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 梁海蓮;黃龍;畢秀文;顧曉峰;董樹榮
• 申請（專利權）人: 江南大學
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06;H01L29/423
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于集成電路的靜電放電保護領域，涉及一種高壓ESD保護器件，具體涉及一種具有高維持電流強魯棒性的LDMOS-SCR結構的ESD自保護器件，可用于提高片上IC高壓ESD保護的可靠性。

背景技術

隨著功率集成技術的不斷發展，功率集成電路（IC）應用范圍也愈來愈廣。橫向雙擴散絕緣柵場效應管(LDMOS)是上世紀末迅速發展起來不可缺少的的功率器件，在直流電源，馬達傳動，汽車電子等高壓、大功率電路系統中有廣泛的應用。然而，隨著半導體功率集成工藝的快速發展，在工程應用實踐中，功率集成電路遭受ESD的危害越來越嚴重，據調查，近37%的失效是由ESD引起的，因此，設計既具有高可靠性、強魯棒性、強抗閂鎖能力，又具有高效能比的高壓ESD保護器件，是整個電路系統設計中的一大技術難點。

近年來，人們利用功率器件大電流、耐高壓的特性，常采用LDMOS在智能功率IC的輸出端口既用作功率驅動管，又用作ESD自防護器件。然而，實踐證明，LDMOS器件的ESD保護性能較差，在高壓ESD脈沖的作用器件一旦觸發回滯，就遭到損壞，ESD魯棒性較弱，達不到國際電工委員會規定的電子產品要求人體模型不低于2000?V的靜電防護標準(IEC6000-4-2)。最近幾年，有人提出將SCR內嵌LDMOS構成LDMOS-SCR結構的器件，用于高壓ESD保護，與普通LDMOS器件相比，雖然LDMOS-SCR器件的ESD魯棒性顯著提高，但維持電壓或者維持電流仍然較低，器件容易進入閂鎖狀態。本發明提供了一種新的LDMOS-SCR結構的ESD自保護器件方案，它一方面可構成LDMOS-SCR結構的電流泄放路徑，不僅可以提高器件在有限版圖面積下的耐電壓能力，還能提高電流泄放效率，從而增強器件的ESD魯棒性。另一方面器件在觸發回滯后通過設計的兩個二極管與LDMOS導電溝道相連的ESD電流泄放路徑，不但能大幅提高器件的維持電流，避免進入閂鎖狀態，而且也能進一步增強器件的ESD魯棒性。

發明內容

針對現有的高壓ESD防護器件中普遍存在的ESD魯棒性弱、抗閂鎖能力不足等問題，本發明實例設計了一種具有高維持電流的強魯棒性LDMOS-SCR結構的ESD自保護器件，既充分利用了LDOMS器件能承受高壓擊穿的特點，又利用了器件通過特殊設計的P+注入、N阱、P阱和N+注入的版圖層次，使器件在高壓ESD脈沖作用下，形成SCR結構的ESD電流泄放路徑，提高二次失效電流。同時通過綜合權衡及合理控制寄生二極管與LDMOS導電溝道等相關版圖參數，可得到耐高壓、高維持電流、強魯棒性的可適用于高壓IC電路的ESD保護器件。

本發明通過以下技術方案實現：

一種具有高維持電流強魯棒性的LDMOS-SCR結構的ESD自保護器件，其包括具有兩條寄生SCR結構和兩個二極管與LDMOS導電溝道相連接的ESD電流泄放路徑，以增強器件的ESD魯棒性和提高維持電流。其特征在于：主要由P襯底、P阱、N阱、第一P+注入區、第一N+注入區、第二P+注入區、第三P+注入區、第二N+注入區、第一場氧隔離區、薄柵氧化層、第二場氧隔離區、第三場氧隔離區、第三場氧隔離區和多晶硅柵構成；

在所述P襯底的表面區域內從左到右依次設有所述P阱和所述N阱；

所述P阱的表面區域內從左到右依次設計所述第一場氧隔離區、所述第一P+注入區、所述第一N+注入區、所述第二P+注入區；

所述第一場氧隔離區的左側邊緣與所述P襯底的左側邊緣相連，所述第一場氧隔離區的右側與所述第一P+注入區的左側相連，所述第一P+注入區的右側與所述第一N+注入區的左側相連，所述第一P+注入區的右側與所述第一N+注入區的左側之間可以直接相連，也可以根據不同ESD保護的需求設定場氧隔離或淺隔離槽隔離，所述第一N+注入區的右側與所述第二P+注入區的左側相連，所述第一N+注入區的右側與所述第二P+注入區的左側可以直接相連，也可以保持某一定值的橫向間距，但必須保證所述第一N+注入區的右側與所述第二P+注入區的左側之間必須不能有場氧隔離或淺隔離槽隔離；

所述N阱表面部分區域內依次設有所述第二場氧隔離區、所述第三P+注入區、所述第三場氧隔離區、所述第二N+注入區和所述第四場氧隔離區；

所述多晶硅柵覆蓋在所述薄柵氧化層和部分所述第二場氧隔離區的表面部分區域，所述多晶硅柵及其覆蓋的所述薄柵氧化層和所述第二場氧隔離區橫跨在所述P阱和所述N阱的表面部分區域，且所述第二P+的右側與所述多晶硅柵及其覆蓋的所述薄柵氧化層相連，所述第二場氧隔離區的右側與所述第三P+注入區的左側相連；