[發明專利]用于芯片熱分析的混合隨機行走方法

有效

• 申請號: 201410023878.7
• 申請日: 2014-01-18
• 公開（公告）號: CN103793561A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 喻文健;梁緣
• 申請（專利權）人: 清華大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 深圳市鼎言知識產權代理有限公司 44311
• 代理人: 徐麗昕

技術領域

本發明涉及一種用于芯片熱分析的混合隨機行走方法。

背景技術

隨著集成電路的發展，集成電路中包含的器件越來越多，單位面積上的功耗呈現增大的趨勢。因此，集成電路的發熱問題日益突出，為了不影響電路正常工作及其可靠性，需要配備有效的散熱部件，它們共同構成一個熱傳導系統。

在集成電路設計過程中，為了保證最終生產出的芯片能正常工作、以及應具備的性能，需要對集成電路進行熱分析（熱仿真），即計算其在各種工作模式（對應各種電路模塊的功率分布情況）下的最高溫度。這需要算出芯片上的溫度分布、或者某些熱位置點位置（可能出現最高溫度的位置）上的溫度。根據這些溫度信息可以進一步分析電路性能，并驗證其是否滿足設計要求。為了進行準確的芯片熱分析，有必要考慮熱擴散器、散熱片等散熱部件的影響，因此在熱分析中處理的是包括它們與芯片的整體系統。有研究表明，如果不考慮散熱部件、或對其幾何形狀進行近似簡化，對芯片進行熱分析的結果可能造成超過十攝氏度的誤差。

由于散熱片等部件的尺寸遠大于集成電路芯片尺寸，使得進行芯片系統的整體熱分析需要很長的計算時間。在2012年發表于ACM?Transactions?on?Design?Automation?of?Electronic?Systems的文獻“Fast?Poisson?solvers?for?thermal?analysis”中，提出了一種考慮實際的金字塔型芯片系統的FPS-PCG熱分析方法。該方法對整個區域進行體積元離散，然后根據任意相鄰兩個小元之間的熱電阻聯立形成熱電路方程，采用一種預條件的共軛梯度法求解該線性方程組。其中，預條件矩陣為一個近似實際金字塔型結構的長方體結構對應的熱電路方程系數矩陣，由于求解長方體結構區域時可以使用快速泊松求解器（FPS），而這種預條件矩陣是原系數矩陣的很好近似，該FPS-PCG方法能很快收斂，比直接求解熱電路方程的方法有低得多的計算復雜度。

為了減少計算量，有時只計算少量熱位置點位置（可能經驗選取的，例如芯片上熱源區域的某些位置）的溫度。這時采用一種隨機行走方法比較有效，該方法將求解整個芯片系統的熱方程轉化為一個熱電阻網絡，然后在該熱電阻網絡上使用基于網格隨機行走方法。具體的方法細節可參考2005年發表在國際期刊IEEE?Transactions?on?Computer-Aided?Design?of?Integrated?Circuits?and?Systems上的論文“Power?grid?analysis?using?random?walks”，或2010年發表在《計算機輔助設計與圖形學學報》上的論文“隨機行走算法在IC芯片熱分析中的應用”。

懸浮隨機行走方法是不同于網格隨機行走方法的另一種隨機行走方法，它的每次隨機行走跳轉并不局限于相鄰網格位置點，而是使用一種可放縮的空間轉移區域，從轉移區域中心位置點跳到轉移區域邊界上的某位置點。懸浮隨機行走已成功用于三維互連線的電容計算問題，具體細節可參考申請人2013年在國際期刊IEEE?Transactions?on?Computer-Aided?Design?of?Integrated?Circuits?and?Systems上發表的論文“RWCap:A?floating?random?walk?solver?for3-D?capacitance?extraction?of?VLSI?interconnects”。但是，由于懸浮隨機行走方法不便于處理芯片上的熱源區域，目前還沒有將懸浮隨機行走方法用于芯片熱分析的工作。

無論是采用網格隨機行走方法還是懸浮隨機行走方法，在對芯片進行熱分析時計算速度比較緩慢（即計算芯片中某一位置點的溫度的時間過長），這導致進行集成電路設計時需要等待過長的時間才能得熱分析結果，增大了集成電路的設計周期，對集成電路產品的上市時間、成本、性能造成很不好的影響。

發明內容

鑒于以上內容，有必要提供一種快速的芯片熱分析方法，提高對芯片進行熱分析的計算速度，縮短集成電路芯片的設計時間。