[發明專利]60GHz通信系統中FFT處理器的重排序模塊

有效

• 申請號: 201410023818.5
• 申請日: 2014-01-20
• 公開（公告）號: CN103914432A
• 公開（公告）日: 2014-07-09
• 發明（設計）人: 王超;嚴余偉;傅曉宇
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F17/14
• 分類號: G06F17/14
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 王偉

1.60Hz通信系統中FFT處理器的重排序模塊，其特征在于，具體包括：第一路徑選擇器、RAM模塊、第二路徑選擇器以及控制模塊，所述第一路徑選擇器的輸入端用于輸入8路并行的FFT處理器運算結果，RAM模塊的輸入端與第一路徑選擇器的輸出端相連，第二路徑選擇器的輸入端與RAM模塊的輸出端連接，第二路徑選擇器的輸出端用于輸出排序后的8路并行的FFT處理器運算結果，所述控制模塊分別與所述第一路徑選擇器、RAM模塊以及第二路徑選擇器連接。

2.如權利要求1所述的60Hz通信系統中FFT處理器的重排序模塊，其特征在于，所述控制模塊包括sel_in產生模塊、sel_out產生模塊、地址產生模塊以及有限狀態機模塊，所述有限狀態機模塊用于接收計數信號cnt以及重排序使能信號reorder_en產生狀態信號mode,所述狀態信號mode經過第一一級寄存器D1產生讀狀態信號rd_mode作為地址產生模塊以及sel_out產生模塊的輸入信號，所述讀狀態信號rd_mode經過第二一級寄存器D2產生寫狀態信號wr_mode作為sel_in產生模塊的輸入信號，所述狀態信號mode經過第三一級寄存器D3產生讀使能信號rd_en，所述重排序使能信號reorder_en經過兩級寄存器2D產生寫使能信號wr_en，所述讀使能信號rd_en、寫使能信號wr_en作為RAM模塊的輸入信號；所述sel_in產生模塊用于輸出路徑選擇信號sel_in，所述路徑選擇信號sel_in作為第一路徑選擇器的輸入信號；所述sel_out產生模塊用于輸出路徑選擇信號sel_out，所述路徑選擇信號sel_out作為第二路徑選擇器的輸入信號；所述地址產生模塊用于輸出讀地址信號rd_addr，所述讀地址信號rd_addr經過第四一級寄存器D4產生寫地址信號wr_addr，所述讀地址信號rd_addr、寫地址信號wr_addr作為RAM模塊的輸入信號。

3.如權利要求2所述的60Hz通信系統中FFT處理器的重排序模塊，其特征在于，所述計數信號cnt輸出到控制模塊中的所有模塊，其中輸出到sel_out產生模塊和地址產生模塊上的cnt信號為cnt+1，其中cnt在0～63中反復計數。

4.如權利要求2所述的60Hz通信系統中FFT處理器的重排序模塊，其特征在于，所述sel_in產生模塊包括寫模式0和寫模式1；當寫狀態信號wr_mode=0時為寫模式0，在寫模式0下產生的路徑選擇信號sel_in為：sel_in[i]=i-cnt[5:3]；

當寫狀態信號wr_mode=1時為寫模式1，在寫模式1下產生的路徑選擇信號sel_in為：sel_in[i]=對(i-cnt[3:5])做位倒序；

其中i對應為RAM模塊中RAM的標號，i=0～7，路徑選擇信號sel_in[i]=j表示第j條路徑與第i個RAM連接。

5.如權利要求2所述的60Hz通信系統中FFT處理器的重排序模塊，其特征在于，所述地址產生模塊包括讀模式0和讀模式1；當讀狀態信號rd_mode=0時為讀模式0，在讀模式0下產生的讀地址信號rd_addr為：rd_addr[i]=cnt；

當讀狀態信號rd_mode=1時為讀模式1，在讀模式1下產生的讀地址信號rd_addr為：rd_addr[i]={i-cnt[3:5],cnt[0:2]}；

其中i對應為RAM模塊中RAM的標號，RAM模塊中的所有RAM使用相同地址，i=0～7。

6.如權利要求2所述的60Hz通信系統中FFT處理器的重排序模塊，其特征在于，所述sel_out產生模塊包括讀模式0和讀模式1；當讀狀態信號rd_mode=0時為讀模式0，在讀模式0下產生的路徑選擇信號sel_out為：sel_out[i]=i+cnt[5:3]；

當讀狀態信號rd_mode=1時為讀模式1，在讀模式1下產生的路徑選擇信號sel_out為：sel_out[i]=cnt[3:5]+對i做位倒序；

其中i為路徑標號，i=0～7，路徑選擇信號sel_out[i]=j表示第i條路徑與第j個RAM連接。

7.如權利要求2所述的60Hz通信系統中FFT處理器的重排序模塊，其特征在于，所述有限狀態機模塊包括狀態0、狀態1和狀態2；當復位信號rst_n=0時進行復位，進入狀態0，此時，狀態信號mode=0，讀使能信號rd_en=0；當重排序使能信號reorder_en=1且計數信號cnt=60時，進入狀態1，此時，狀態信號mode取反；當下一個時鐘上升沿時進入狀態2，此時，讀使能信號rd_en=1；當重排序使能信號reorder_en=1且計數信號cnt=60時再次進入狀態1，此時，狀態信號mode取反；否則當cnt=61時返回狀態0，此時，mode=0,rd_en=0。