[發明專利]一種能產生各種格式相機數據的裝置及方法

有效

• 申請號: 201410022710.4
• 申請日: 2014-01-17
• 公開（公告）號: CN103761384B
• 公開（公告）日: 2017-05-24
• 發明（設計）人: 劉波;郭高;丁璐;田廣元;陳二瑞
• 申請（專利權）人: 中國科學院西安光學精密機械研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50;H03K19/0175
• 代理公司: 西安智邦專利商標代理有限公司61211
• 代理人: 楊引雪

技術領域

本發明屬于航空航天測控和工業自動化機器視覺技術領域，涉及一種能輸出各種格式相機數據給測控系統的智能裝置及方法。

背景技術

在航空航天測控領域和工業自動化行業，機器視覺有著廣泛的應用，機器視覺的信息來源于相機或熱像儀等探測設備，這類設備在實驗室調試階段也是必不可少的。但是熱像儀或者某種特殊相機都有使用壽命的限制，地面調試階段過長，會影響設備在軌使用壽命。同時當各分系統并行調試時對相機的使用需求會導致時間上的沖突，影響研制進度。另外在預研階段，相機或熱像儀還處于采購階段，尚未交付使用，此時因缺乏相機的支持，整個系統研制進度會遲滯。

發明內容

本發明的目的在于對上述問題加以解決，提供一種結構設計合理、功能完善、操作方便的能產生所需各種格式相機數據的裝置及方法。

為實現上述發明目的而采用的技術解決方案是：

一種能產生各種格式相機數據的裝置，其特殊之處在于：包括FPGA系統模塊、第一數據編碼芯片、第二數據編碼芯片、第三數據編碼芯片、第一cameralink接口、第二cameralink接口、電源模塊、復位電路、系統時鐘、FPGA系統配置電路及接受外同步解碼電路，FPGA系統模塊與第一數據編碼芯片、第二數據編碼芯片、第三數據編碼芯片分別相連；第二數據編碼芯片、第三數據編碼芯片的輸出端與第二cameralink接口連接，第一數據編碼芯片的輸出端與第一cameralink接口連接，電源模塊、復位電路、系統時鐘、FPGA系統配置電路及接受外同步解碼電路的輸出端均與FPGA系統模塊連接，復位電路的輸出端還與第一數據編碼芯片、第二數據編碼芯片、第三數據編碼芯片連接。

上述第一數據編碼芯片、第二數據編碼芯片、第三數據編碼芯片均選用DS90CR287AMTD。

上述電源模塊包括芯片LT1764和芯片MIC49300，芯片LT1764將外接5V電壓轉化為3.3V電壓，芯片MIC49300將3.3V電壓轉化為1.2V。

上述復位電路選用IMP811復位芯片，IMP811復位芯片接收復位信號后將復位電平傳遞給FPGA系統模塊、第一數據編碼芯片、第二數據編碼芯片和第三數據編碼芯片。

上述FPGA系統配置電路為FPGA系統模塊提供配置數據，選用EPCS4SI8芯片。

上述接受外同步解碼電路選用兩片MAX3485芯片，兩片MAX3485芯片分別接收外同步差分信號，并轉換為TTL電平信號后送給FPGA系統模塊，同步系統生成數據。

一種能產生各種格式相機數據的方法，其特殊之處在于：包括以下步驟：

1】能產生各種格式相機數據的裝置上電后，接受外同步解碼電路判斷是否有外同步信號；

如果有外同步信號，FPGA系統模塊采集外同步時鐘作為能產生各種格式相機數據的裝置的時鐘信號；

如果沒有外同步信號，FPGA系統模塊采集系統時鐘作為能產生各種格式相機數據的裝置的時鐘信號；

2】FPGA系統模塊判斷要產生哪種像素的相機數據，相機數據的像素為m*n；

3】FPGA系統模塊對步驟1】獲得的時鐘信號進行計數，生成幀頻信號；在幀頻信號的上升沿，使行有效信號LVAL由低電平變成高電平，然后對時鐘信號從1開始計數；

4】當步驟3】中時鐘信號的計數值達到m/10時，行有效信號LVAL變低；

5】延時若干個時鐘后重新使行有效信號LVAL由低電平變成高電平，然后對時鐘信號從1開始計數；

6】當步驟5】中時鐘信號的達到m/10時，行有效信號LVAL變低；以LVAL的下降沿作為觸發信號對行有效信號LVAL進行一次計數；

7】重復步驟6】，當行有效信號計數到n次時，行有效信號LVAL和幀有效信號FVAL同時變成低電平，一幀圖像生成結束。

本發明具有的有益效果如下所述：

一、能為測控系統提供各種格式相機數據，加快調試進度，延長相機使用壽命。

二、可以避免各分系統因相機使用時間沖突，避免系統研制進度的滯后。

三、可以在產品預研階段投入使用，加快產品研制進度。

附圖說明

圖1是本發明的電路結構原理圖。

圖2是FPGA系統模塊生成相機數據的方法流程圖。

具體實施方式