[發(fā)明專利]一種指令處理系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201410022576.8
• 申請日: 2014-01-14
• 公開（公告）號: CN103984526B
• 公開（公告）日: 2019-08-20
• 發(fā)明（設(shè)計(jì)）人: 林正浩
• 申請（專利權(quán)）人: 上海芯豪微電子有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明提供了一種指令處理系統(tǒng)及方法。使用本發(fā)明提供方法或應(yīng)用本發(fā)明提供的系統(tǒng)，通過對軌道表的循跡，可以在處理器執(zhí)行指令前，將所述指令填充到所述處理器能直接訪問的高速存儲(chǔ)器中，幾乎使所述處理器每次都能在所述高速存儲(chǔ)器中獲取到需要的指令，消除或掩蓋緩存缺失造成的等待時(shí)間，從而提高指令處理系統(tǒng)的性能。

技術(shù)領(lǐng)域

本發(fā)明涉及計(jì)算機(jī)架構(gòu)技術(shù)領(lǐng)域，特別涉及一種指令處理系統(tǒng)。

背景技術(shù)

在當(dāng)今的計(jì)算機(jī)架構(gòu)中，處理器是其核心設(shè)備，所述處理器包括通用處理器(General Processor)、中央處理器(CPU)、微控制器(MCU)、數(shù)字信號處理器(DSP)、圖像處理器(GPU)、片上系統(tǒng)(SOC)、專用集成電路(ASIC)等。通過所述處理器的運(yùn)行，能夠解決各類計(jì)算工作。通常的，處理器在運(yùn)行的過程中需要讀取并執(zhí)行大量的指令，由此，便需要一存儲(chǔ)器對這些指令予以存儲(chǔ)。

現(xiàn)有的指令處理系統(tǒng)通常包括一處理器及多級存儲(chǔ)器系統(tǒng)，所述多級存儲(chǔ)器系統(tǒng)通常包括多個(gè)存取速度不同的存儲(chǔ)器。以一二級存儲(chǔ)器系統(tǒng)為例，其包括第一存儲(chǔ)器及第二存儲(chǔ)器，其中，所述第一存儲(chǔ)器的速度比第二存儲(chǔ)器的速度快，但是，所述第一存儲(chǔ)器的存儲(chǔ)空間／面積／容量將比所述第二存儲(chǔ)器的存儲(chǔ)空間／面積／容量小。

對于上述的指令處理系統(tǒng)而言，當(dāng)處理器需要指令時(shí)，其會(huì)首先向第一存儲(chǔ)器請求獲取該指令，因?yàn)榈谝淮鎯?chǔ)器的存取速度更快，能夠更好地與所述處理器匹配。但是，由于第一存儲(chǔ)器的存儲(chǔ)空間有限，其有可能沒有存儲(chǔ)所述處理器需要的指令，則此時(shí)，所述第一存儲(chǔ)器就會(huì)向第二存儲(chǔ)器請求獲取該指令。對于一個(gè)二級存儲(chǔ)器系統(tǒng)而言，所需的指令必然會(huì)存儲(chǔ)在所述第二存儲(chǔ)器中，但是，由于所述第二存儲(chǔ)器的存取速度相對較慢，這樣的一個(gè)指令獲取過程往往導(dǎo)致處理器的運(yùn)行速度減慢。

通常的，指令分為分支指令與非分支指令，對于非分支指令而言，根據(jù)其前后指令的時(shí)間／空間相關(guān)性，往往能夠預(yù)先存儲(chǔ)在第一存儲(chǔ)器中；但是，對于分支指令，由于其將發(fā)生一個(gè)無序的轉(zhuǎn)移/跳轉(zhuǎn)過程，因此難以預(yù)先存儲(chǔ)在第一存儲(chǔ)器中。

由此，對于現(xiàn)有的指令處理系統(tǒng)而言，往往將出現(xiàn)第一存儲(chǔ)器無法及時(shí)地向處理器提供所需指令的情況，特別的，當(dāng)涉及到分支指令相關(guān)的指令(通常指，發(fā)生分支轉(zhuǎn)移時(shí)，分支指令的目標(biāo)指令；未發(fā)生分支轉(zhuǎn)移時(shí)，分支指令的下一指令)時(shí)，這一問題將變得十分突出。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種指令處理系統(tǒng)及方法，以解決現(xiàn)有技術(shù)中第一存儲(chǔ)器／存取速度最快的存儲(chǔ)器無法及時(shí)地向處理器提供所需指令的問題。

為解決上述技術(shù)問題，本發(fā)明提供了一種指令處理系統(tǒng)，所述指令處理系統(tǒng)包括：m個(gè)存取速度不同的存儲(chǔ)器，所述m個(gè)存取速度不同的存儲(chǔ)器均用以存儲(chǔ)指令；指令控制器，所述指令控制器包括軌道表，所述軌道表存儲(chǔ)速度最高存儲(chǔ)器中存儲(chǔ)的分支指令的目標(biāo)指令的循跡地址，所述分支指令的目標(biāo)指令存儲(chǔ)在所述m個(gè)存取速度不同的存儲(chǔ)器中的至少一個(gè)存儲(chǔ)器中；所述指令控制器用以根據(jù)所述軌道表中存儲(chǔ)的分支指令的目標(biāo)指令的循跡地址，控制存儲(chǔ)速度低的存儲(chǔ)器向存儲(chǔ)速度高的存儲(chǔ)器提供指令；其中，所述m為大于等于2的自然數(shù)。

可選的，在所述的指令處理系統(tǒng)中，還包括主動(dòng)表，所述主動(dòng)表存儲(chǔ)速度最低存儲(chǔ)器中存儲(chǔ)的指令的塊地址，及所述速度最低存儲(chǔ)器中存儲(chǔ)的指令在另外m-1個(gè)存儲(chǔ)器中存儲(chǔ)有時(shí)，在該另外m-1個(gè)存儲(chǔ)器中的循跡地址。

可選的，在所述的指令處理系統(tǒng)中，所述分支指令的目標(biāo)指令的循跡地址包括行號和列號；所述分支指令的目標(biāo)指令的塊地址經(jīng)主動(dòng)表匹配后，得到所述循跡地址中的行號；所述分支指令的目標(biāo)指令在指令塊中的偏移量為循跡地址中的列號。