[發(fā)明專利]一種溝槽型VDMOS制造方法和一種溝槽型VDMOS

有效

• 申請?zhí)枺?/td>: 201410021566.2
• 申請日: 2014-01-16
• 公開（公告）號(hào): CN104795328B
• 公開（公告）日: 2017-11-21
• 發(fā)明（設(shè)計(jì)）人: 馬萬里
• 申請（專利權(quán)）人: 北大方正集團(tuán)有限公司;深圳方正微電子有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司11002
• 代理人: 李迪

1.一種溝槽型VDMOS制造方法，其特征在于，包括：

在第一導(dǎo)電類型襯底上，形成包括低電阻區(qū)的第一導(dǎo)電類型外延層，所述低電阻區(qū)位于所述第一導(dǎo)電類型外延層內(nèi)部，與所述第一導(dǎo)電類型襯底平行；

在所述第一導(dǎo)電類型外延層形成柵極，所述柵極底部位于所述低電阻區(qū)底部；

在所述第一導(dǎo)電類型外延層形成第二導(dǎo)電類型體區(qū)和第一導(dǎo)電類型源區(qū)，所述第二導(dǎo)電類型與第一導(dǎo)電類型相反，所述第二導(dǎo)電類型體區(qū)底部位于所述低電阻區(qū)頂部；

在所述第一導(dǎo)電類型外延層表面形成介質(zhì)層和源極金屬層，在所述第一導(dǎo)電類型襯底背面形成漏極金屬層；

其中：所述低電阻區(qū)的厚度為：0.1um～1.0um。

2.根據(jù)權(quán)利要求1所述的溝槽型VDMOS制造方法，其特征在于：

所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。

3.根據(jù)權(quán)利要求1所述的溝槽型VDMOS制造方法，其特征在于：

所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型。

4.根據(jù)權(quán)利要求1所述的溝槽型VDMOS制造方法，其特征在于，所述形成包括低電阻區(qū)的第一導(dǎo)電類型外延層包括：在生長外延層時(shí)，在縱向區(qū)域調(diào)整摻雜濃度，形成包括低電阻區(qū)的第一導(dǎo)電類型外延層，所述摻雜濃度根據(jù)器件參數(shù)決定。

5.一種溝槽型VDMOS，其特征在于，包括：

第一導(dǎo)電類型襯底；

第一導(dǎo)電類型外延層，覆蓋于所述第一導(dǎo)電類型襯底上，所述第一導(dǎo)電類型外延層內(nèi)部包括低電阻區(qū)，所述低電阻區(qū)與所述第一導(dǎo)電類型襯底平行；其中，所述低電阻區(qū)的厚度為：0.1um～1.0um；

柵極，位于所述第一導(dǎo)電類型外延層內(nèi)，底部位于所述低電阻區(qū)底部；

第二導(dǎo)電類型體區(qū)，所述第二導(dǎo)電類型與第一導(dǎo)電類型相反，位于所述第一導(dǎo)電類型外延層內(nèi)，底部位于所述低電阻區(qū)頂部；

第一導(dǎo)電類型源區(qū)，位于所述第一導(dǎo)電類型外延層內(nèi)；

介質(zhì)層，位于所述第一導(dǎo)電類型外延層表面；

源極金屬層，覆蓋于所述第一導(dǎo)電類型外延層表面；

漏極金屬層，位于在所述第一導(dǎo)電類型襯底背面。

6.根據(jù)權(quán)利要求5所述的溝槽型VDMOS，其特征在于：

所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。

7.根據(jù)權(quán)利要求5所述的溝槽型VDMOS，其特征在于：

所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型。

8.根據(jù)權(quán)利要求5所述的溝槽型VDMOS，其特征在于：

所述低電阻區(qū)為：摻雜濃度比所述第一導(dǎo)電類型外延層高的區(qū)域，所述摻雜濃度根據(jù)器件參數(shù)決定。