[發(fā)明專利]一種模擬電池放電性能的方法及實(shí)現(xiàn)該方法的電池模擬器

有效

• 申請(qǐng)?zhí)枺?/td>: 201410020891.7
• 申請(qǐng)日: 2014-01-17
• 公開（公告）號(hào): CN103792446A
• 公開（公告）日: 2014-05-14
• 發(fā)明（設(shè)計(jì)）人: 周佳敏;李宏;陳煒鋼;陳東旭;范曉慧
• 申請(qǐng)（專利權(quán)）人: 寧波大學(xué)
• 主分類號(hào): G01R31/00
• 分類號(hào): G01R31/00
• 代理公司: 寧波奧圣專利代理事務(wù)所(普通合伙) 33226
• 代理人: 程曉明

1.一種模擬電池放電性能的方法，其特征在于包括以下步驟：

①將參考放電電壓信號(hào)的n位二進(jìn)制數(shù)字量D_n輸入到含有內(nèi)置式DAC模塊和ADC模塊的MCU的內(nèi)部控制器中并存儲(chǔ)，其中DAC模塊的分辨率位數(shù)為n，n≤10，ADC模塊的分辨率位數(shù)為m，DAC模塊的參考電壓為V_REF，ADC模塊的參考電壓為V′_REF；

②MCU的內(nèi)部控制器將存儲(chǔ)的D_n輸入到DAC模塊中，DAC模塊將D_n進(jìn)行數(shù)模轉(zhuǎn)換，根據(jù)公式計(jì)算得到模擬輸出量U_on后輸出，最低有效位1LSB=VREF2n;]]>

③將U_on進(jìn)行放大處理，得到電壓輸出值U₀輸出，U₀=K×U_on，其中，K表示放大倍數(shù)，K≥2；

④采集電壓輸出值U₀并將電壓輸出值U₀疊加一個(gè)直流分量U，得到U′₀，U′₀=U₀+U≤V′_REF；

⑤ADC模塊以f_os的采樣頻率對(duì)U′₀進(jìn)行采樣，其中f_os=4^p×f_s，p表示希望為DAC模塊和ADC模塊增加的分辨率位數(shù)，f_s表示初始采樣頻率，ADC模塊將4^p個(gè)采樣值進(jìn)行累加后對(duì)其進(jìn)行抽取后得到反饋電壓對(duì)應(yīng)的數(shù)字信號(hào)D_ADC，然后將D_ADC輸入到MCU的內(nèi)部控制器中，此時(shí)ADC模塊的分辨率位數(shù)為m+p；

⑥MCU的內(nèi)部控制器中設(shè)置數(shù)據(jù)周期為T，將在第w個(gè)數(shù)據(jù)周期T內(nèi)MCU的內(nèi)部控制器將D_n輸入DAC模塊的時(shí)間記為T_w，w=1,2,3,……，將D_ADC與D_n進(jìn)行比較：如果D_ADC=D_n，則將步驟③中得到的電壓輸出值U₀作為模擬放電電壓值輸出；如果D_ADC>D_n，則MCU的內(nèi)部控制器將D_n-1取代D_n輸入到DAC模塊中后對(duì)步驟②～步驟⑤中的相應(yīng)數(shù)據(jù)進(jìn)行更新，循環(huán)往復(fù)直至步驟⑥中得到D_ADC=D_n的結(jié)果，MCU的內(nèi)部控制器統(tǒng)計(jì)各個(gè)數(shù)據(jù)周期內(nèi)的D_n輸入DAC模塊的時(shí)間和D_n-1輸入DAC模塊的時(shí)間，若此時(shí)的數(shù)據(jù)周期為第i個(gè)數(shù)據(jù)周期，根據(jù)公式計(jì)算得到U_O-end作為模擬放電電壓值輸出，T_i-1為第i-1個(gè)數(shù)據(jù)周期內(nèi)MCU的內(nèi)部控制器將D_n輸入DAC模塊的時(shí)間，此時(shí)U_O-end具有n+p位的分辨率位數(shù)，其中V_Dn是D_n對(duì)應(yīng)的電壓值，V_Dn-1是D_n-1對(duì)應(yīng)的電壓值，V_Dn=（V_REF/2ⁿ）*D_n，V_Dn-1=（V_REF/2ⁿ）*(D_n-1)；如果D_ADC＜D_n，則MCU的內(nèi)部控制器將D_n+1取代D_n輸入到DAC模塊中后對(duì)步驟②～步驟⑤中的相應(yīng)數(shù)據(jù)進(jìn)行更新，循環(huán)往復(fù)直至步驟⑥中得到D_ADC=D_n的結(jié)果，MCU的內(nèi)部控制器統(tǒng)計(jì)各個(gè)數(shù)據(jù)周期內(nèi)的D_n輸入DAC模塊的時(shí)間和D_n+1輸入DAC模塊的時(shí)間，若此時(shí)的數(shù)據(jù)周期為第i個(gè)數(shù)據(jù)周期，根據(jù)公式計(jì)算得到U_O-end作為模擬放電電壓值輸出，T_i-1為第i-1個(gè)數(shù)據(jù)周期內(nèi)MCU的內(nèi)部控制器將D_n輸入DAC模塊的時(shí)間，此時(shí)U_O-end具有n+p位的分辨率位數(shù)，其中V_Dn是D_n對(duì)應(yīng)的電壓值，V_Dn+1是D_n+1對(duì)應(yīng)的電壓值，V_Dn=（V_REF/2ⁿ）*D_n，V_Dn+1=（V_REF/2ⁿ）*(D_n+1)。