[發明專利]半導體器件及其制造方法有效
| 申請號: | 201410020654.0 | 申請日: | 2014-01-16 |
| 公開(公告)號: | CN104425445B | 公開(公告)日: | 2018-05-29 |
| 發明(設計)人: | 李炫虎 | 申請(專利權)人: | 愛思開海力士有限公司 |
| 主分類號: | H01L23/522 | 分類號: | H01L23/522;H01L21/768 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙) 11363 | 代理人: | 俞波;毋二省 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 襯底 子圖案 導電圖案 交替地層 絕緣圖案 單元區 接觸區 制造 | ||
提供了一種半導體器件及其制造方法。所述半導體器件包括襯底,在襯底上限定有接觸區和單元區;子圖案,形成在襯底上接觸區內;以及絕緣圖案和導電圖案,沿著子圖案交替地層疊。
相關申請的交叉引用
本申請要求2013年8月21日向韓國知識產權局提交的申請號為10-2013-0099068的韓國專利申請的優先權,其全部內容通過引用合并于此。
技術領域
本發明的各種實施例涉及一種半導體器件及其制造方法。更具體而言,本發明的實施例涉及一種包括接觸區的半導體器件及其制造方法。
背景技術
半導體器件包括導電圖案和設置在導電圖案之間并且將導電圖案絕緣的絕緣層。每個導電圖案的一部分可以用作與接觸插塞連接的接觸區。
例如,三維半導體器件包括交替地層疊有導電圖案和絕緣層的層疊結構。層疊結構的端部被圖案化成臺階結構,并且用作接觸區。接觸插塞連接在具有臺階結構的導電圖案上。接觸插塞包括傳送信號的導線與之連接的頂部,并且可以將信號傳送至導電圖案。
根據半導體器件的高密度集成,將導電圖案的接觸區和接觸插塞連接的工藝的難度水平增大。具體地,存在的問題在于,接觸插塞穿過目標導電圖案并且與另一個導電圖案連接、或者導電插塞不能到達目標導電圖案的上側。
發明內容
本發明的各種實施例涉及可以降低工藝的難度水平的一種半導體器件及其制造方法。
本發明的一個方面提供了一種半導體器件,所述半導體器件包括:襯底,在襯底上限定有接觸區和單元區;子圖案,形成在襯底上接觸區中;以及絕緣圖案和導電圖案,它們沿著子圖案交替地層疊。
本發明的另一個方面提供了一種半導體器件,所述半導體器件包括:襯底;子圖案,形成在襯底上;導電圖案,沿著子圖案形成,其中,導電圖案包括覆蓋子圖案的部分、和與導電圖案的所述部分連接的接觸插塞。
本發明的另一個方面提供了一種制造半導體器件的方法,所述方法包括以下步驟:在襯底上形成子圖案;形成包括絕緣圖案和導電圖案的臺階結構,其中,絕緣圖案與導電圖案沿著子圖案交替地層疊;以及形成與臺階結構的導電圖案連接的接觸插塞。
附圖說明
通過參照附圖詳細地描述本發明的示例性實施例,本發明的以上和其他的特征和優點對于本領域的普通技術人員將變得更加顯然,其中:
圖1是說明根據本發明的一個實施例的半導體器件的立體圖;
圖2A和圖2B是說明根據本發明的一個實施例的圖1中的半導體器件的效果的的截面圖,其中圖1中的半導體器件的部分區域被放大;
圖3A至圖3F是說明制造根據本發明的一個實施例的半導體器件的方法的截面圖;
圖4和圖5是說明根據本發明的一個實施例的半導體器件的單元結構的立體圖;
圖6是說明根據本發明的一個實施例的存儲系統的框圖;以及
圖7是說明根據本發明的一個實施例的計算系統的框圖。
具體實施方式
在下文中將參照示出本發明的示例性實施例的附圖全面地描述本發明。然而,本發明可以用不同的方式實施,而不應解釋為局限于本文所列的實施例。確切地說,提供這些實施例使得本公開充分與完整,并向本領域技術人員充分傳達本發明的范圍。在本公開中,附圖標記直接對應于在本發明的不同附圖和實施例中相同編號的部分。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于愛思開海力士有限公司,未經愛思開海力士有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410020654.0/2.html,轉載請聲明來源鉆瓜專利網。





