[發明專利]半導體裝置及存儲裝置

有效

• 申請號: 201410020238.0
• 申請日: 2014-01-16
• 公開（公告）號: CN104425515B
• 公開（公告）日: 2017-09-08
• 發明（設計）人: 巖本正次
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L27/1157;H01L23/538
• 代理公司: 北京市中咨律師事務所11247
• 代理人: 萬利軍,陳海紅

技術領域

本發明的實施方式涉及半導體裝置及存儲裝置。

背景技術

作為搭載有存儲芯片和控制器的半導體裝置，使用例如在基板上搭載控制器且在其上重疊地搭載存儲芯片的半導體裝置。在此類半導體裝置中，存在在控制器和存儲芯片之間填充樹脂的裝置。

對于此類半導體裝置，存在想要抑制向控制器和存儲芯片之間填充樹脂所花費的成本這一需求。此外，在半導體裝置中，存在要求更高速的存儲芯片的工作的傾向。

發明內容

本發明的一個實施方式的目的是提供：能抑制向控制器和存儲芯片之間填充樹脂所花費的成本且能實現更高速的存儲芯片的工作的半導體裝置。

根據本發明的一個實施方式，半導體裝置具備：基板；控制器芯片；和存儲芯片。在基板形成有布線。控制器芯片具有俯視呈長方形形狀的表面，將該表面朝向基板的相反側搭載于基板上。存儲芯片具有俯視呈方形形狀的表面，將該表面朝向基板的相反側，且在控制器芯片的第一長邊側排列地搭載于基板上。在將俯視時的沿第一長邊的方向設為第一方向的情況下，在控制器芯片的表面，沿與第一方向正交的一個第一短邊形成控制器側第一端子組。在控制器芯片的表面，沿與第一長邊相對的第二長邊形成控制器側第二端子組。

附圖說明

圖1是表示第一實施方式涉及的半導體裝置的概要內部構成的俯視圖。

圖2是從控制器芯片側觀察圖1所示的半導體裝置的側視圖。

圖3是示意地表示在存儲芯片及控制器芯片的表面形成的端子組彼此的連接狀態的圖。

圖4是表示形成于控制器芯片的電路區域的圖。

圖5是表示在作為比較例所示的控制器芯片形成的電路區域的圖。

圖6是從控制器芯片側觀察第一實施方式的變形例涉及的半導體裝置的側視圖。

附圖標記說明：

1基板 1a搭載面 1b背面 2第一存儲芯片(第一非易失性半導體存儲元件) 2a表面 21邊 22第一存儲器側端子組(第一存儲元件側端子組) 23、24邊 3第二存儲芯片(第二非易失性半導體存儲元件) 3a表面 31邊 32第二存儲器側端子組(第二存儲元件側端子組) 33、34邊 4控制器芯片(半導體控制元件) 4a表面 41a第一長邊 41b第二長邊 42a第一短邊 42b第二短邊 43控制器側第一端子組(控制元件側第一端子組) 44控制器側第二端子組(控制元件側第二端子組) 45控制器側第三端子組(控制元件側第三端子組) 5布線 6接合線 7外部端子 8樹脂模鑄部 9、10、11接地線 50、60半導體裝置(存儲裝置)

具體實施方式

下面參照附圖來詳細說明實施方式涉及的半導體裝置。再有，本發明并不由該實施方式限定。

第一實施方式

圖1是表示第一實施方式涉及的半導體裝置的概要內部構成的俯視圖。圖2是從控制器芯片側觀察圖1所示的半導體裝置的側視圖。半導體裝置(存儲裝置)50具備：基板1；第一存儲芯片(第一非易失性半導體存儲元件)2；第二存儲芯片(第二非易失性半導體存儲元件)3；和控制器芯片(半導體控制元件)4。

基板1是在其表層和/或內層形成有布線5的布線基板。第一存儲芯片2及第二存儲芯片3是非易失性半導體存儲元件，是例如NAND閃存。第一存儲芯片2及第二存儲芯片3俯視時其表面2a、3a的形狀呈方形形狀。

控制器芯片4是控制第一存儲芯片2及第二存儲芯片3的半導體控制元件。例如，控制向第一存儲芯片2及第二存儲芯片3寫入數據和/或從第一存儲芯片2及第二存儲芯片3讀取數據。控制器芯片4俯視時其表面4a的形狀呈長方形形狀。

在以下的說明中，將控制器芯片4的表面4a的各邊中的、一個長邊稱為第一長邊41a，并將另一長邊稱為第二長邊41b。此外，將控制器芯片4的表面4a的各邊中的、一個短邊稱為第一短邊42a，并將另一短邊稱為第二短邊42b。此外，將沿控制器芯片4的第一長邊41a的方向設為箭頭X所示的方向(第一方向)，且將沿第一短邊42a的方向設為箭頭Y所示的方向(第二方向)。