[發明專利]一種平面相變存儲器存儲單元的結構及其制備方法

無效

• 申請號: 201410018624.6
• 申請日: 2014-01-15
• 公開（公告）號: CN103794719A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 亢勇;陳邦明
• 申請（專利權）人: 上海新儲集成電路有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 上海申新律師事務所 31272
• 代理人: 吳俊

技術領域

本發明涉及一種半導體器件結構及其制備技術，尤其涉及一種平面相變存儲器存儲單元的結構及其制備方法。

背景技術

相變存儲器是一種新興的非易失性存儲器技術，它是通過電脈沖使相變材料在有序的晶態（電阻低）和無序的非晶態（電阻高）進行快速的轉化從而實現數據的存儲。相變存儲器具有非易失性，速度快，更容易縮小到較小尺寸，可靠性高等特點，很可能是閃存技術的替代者。

為了能夠使相變存儲器和邏輯工藝兼容，一般采取的結構如圖1所示。其中，1-相變材料層，2-相變存儲單元的上電極或者晶體管的上連接孔，3-下連接孔，4-絕緣材料層，5-襯底，6-加熱電極，7-晶體管摻雜的源區或者漏區，8-晶體管的柵極。這種立體結構的相變存儲單元的單元面積可以做得很小，但是對工藝要求較高，一般需采用原子層淀積（ALD）技術，這種設備昂貴，一些老的制造工廠沒有該設備。而且這種立體結構相比CMOS邏輯工藝基礎上增加了3-10個掩膜（mask），這大大增加了生產成本。在用物理氣相淀積或者原子層淀積方法生長相變材料（一般主要材料是鍺、銻、碲的合成材料（Ge₂Sb₂Te₅），多被稱為GST）時，主要遇到以下瓶頸：（1）相變材料在CMOS邏輯工藝制備過程中會發生體積收縮，會影響后道金屬互連層的連通率；（2）如圖1所示的這種結構CMOS晶體管和沒有相變存儲器工藝前相比增加了上連接孔2和下連接孔3，對晶體管的性能有影響，特別是在高速邏輯電路中，基于純CMOS工藝的單元庫需要重新生成。

中國專利（公開號：CN102194993A）公開了一種相變存儲器存儲單元的制作方法：在第一氧化硅層的表面沉積氮氧化硅層和第二氧化硅層；刻蝕第二氧化硅層形成第一通孔，以顯露出氮氧化硅層；在第一通孔內沉積氮化硅層，以形成側壁間隔；刻蝕第一通孔底部的氮化硅層、氮氧化硅層和第一氧化硅層形成第二通孔；在第二通孔內部沉積Ti/TiN和金屬鎢層；回刻金屬鎢層至第二通孔內剩余金屬鎢的高度高于預定高度，所述預定高度位于第一氧化硅層和第二氧化硅層之間；采用氣體SF6、Cl2和BCl3，回刻Ti/TiN和金屬鎢至金屬鎢的高度達到預定高度，而Ti/TiN與金屬鎢的高度相平或高于金屬鎢的高度；在第二通孔內填充相變層。該方法提高了相變存儲器相變層的填充能力。

中國專利（公開號：CN102315386A）公開了一種相變存儲器存儲單元的制作方法，該方法包括：在第一絕緣層中形成底電極后，依次沉積氮化硅層和低介電常數材料層；圖案化低介電常數材料層與氮化硅層，形成孔洞，所述孔洞出露底電極的接觸面，在所述孔洞內沉積第一相變材料；采用等離子轟擊方法預清理所述第一相變材料至出露所述底電極接觸面后，沉積第二相變材料填充孔洞；拋光所沉積的第二相變材料至孔洞表面，形成相變層；在相變層上形成頂電極，所述頂電極形成于第二絕緣層中。本發明提供的方法避免了預清理過程出現的局部放電現象，且使得最終制作的相變存儲器存儲單元不會損壞。

發明內容

本發明克服了現有相變存儲器中相變存儲單元的與CMOS邏輯工藝兼容難題，基于物理氣相淀積技術，提出一種平面存儲單元的結構，并省去了制備加熱電極的步驟。這種結構制備過程中無需采用成本極高的金屬有機物化學氣相淀積技術或原子層淀積技術來生長相變材料，只需一般的物理氣相淀積技術就能達到良好的性能。并且整個制備過程中相比邏輯CMOS工藝只增加一個掩膜，大大降低了生產成本和制造難度。對CMOS晶體管而言沒有造成任何電路性能上的影響。

一種平面相變存儲器存儲單元的結構，包括一設置有器件結構的襯底，一設置于所述襯底上的含有下連接孔的介質層，其特征在于，還包括：

一設置在所述介質層上的下絕緣層；

設置于所述下絕緣層的部分表面上的由相變材料層、上絕緣層和絕緣包裹層組成的復合層；

設置于所述下絕緣層的另一部分表面上的絕緣包裹層；

分別貫穿所述復合層和所述絕緣包裹層的位于所述下連接孔上方的互連通孔，所述復合層內的互聯通孔中設有金屬互連層，所述金屬互連層與所述下連接孔和所述相變材料層連接；

上述平面相變存儲器存儲單元的結構，其特征在于，還包括設置于所述復合層、所述互連通孔的側壁和底部以及所述絕緣包裹層上的種晶層，所述金屬位于所述互連通孔內的所述種晶層上表面。

一種平面相變存儲器存儲單元的制備方法，其特征在于，所述方法包括；