[發明專利]一種支持原址數據交換的存儲器訪問方法及裝置

有效

• 申請號: 201410015782.6
• 申請日: 2014-01-14
• 公開（公告）號: CN103714026A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 劉衡竹;陳艇;張劍鋒;張波濤;劉冬培;周理;吳鐵彬
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 湖南兆弘專利事務所 43008
• 代理人: 周長清

技術領域

本發明涉及多核微處理器領域，尤其涉及一種支持原址數據交換的存儲器訪問方法及裝置。

背景技術

多核處理器通常包括多個相同的或者不同的處理核心、片上互聯網絡、外部存儲器以及其他芯片的接口，其中片上互連網絡通常使用總線、交叉開關網絡或者片上網絡對各個處理器核以及接口進行相連和通信。每個處理器核心一般包括程序存儲器、取指和指令譯碼單元、執行單元、本地數據存儲器以及本地的核間存儲器訪問裝置（或者叫直接存儲器訪問控制器，DMA）。本地DMA與處理器的指令譯碼單元、本地的數據存儲器以及片上互連網絡相連。指令譯碼單元完成指令的譯碼，并將執行何種指令操作（讀或者寫操作）、源數據地址、目的數據地址以及搬移數據的大小等譯碼結果通過配置總線發送到DMA裝置。DMA裝置接受譯碼單元發來的操作指令，負責本地數據存儲器與片上其他處理器核心的數據存儲器，以及處理器外部存儲器之間數據的存取操作。每個處理器核從外部存儲器當中調取一小塊數據進行處理，處理過程中可能需要其他處理器核產生的數據，其通過本地的DMA裝置進行數據搬移操作。傳統的DMA一般有兩個通道，一個寫通道和一個讀通道。在數據的搬移過程中，上述兩個通道不能同時進行傳輸，因此在執行多處理器系統中核間數據交換時，首先在處理器核A和處理器核B的本地存儲器當中分別開辟一塊等大小的臨時存儲緩沖區，當A產生B所要的數據時，處理器核A啟動本地DMA裝置把相應的數據通過片上互連網絡傳給處理器核B的臨時存儲緩沖區當中。如果處理器核B也產生了處理器核A所需要的數據時，處理器核B必須等待處理器核A把數據傳輸完畢之后才能開始通過其本地DMA裝置把相應的數據通過片上互連網絡傳輸給處理器核A的臨時存儲緩沖區當中。這種處理器核A和B數據交換串行執行、延遲大、降低了處理器的性能，同時造成片上存儲器利用率降低，增加了處理器的功耗。

發明內容

本發明要解決的技術問題就在于：針對現有技術存在的技術問題，本發明提供一種性能好、功耗低、利用率高、處理速率快的支持原址數據交換的存儲器訪問方法及裝置。

為解決上述技術問題，本發明采用以下技術方案：

一種支持原址數據交換的存儲器訪問方法，包括以下步驟：

?1）將第一處理器核和第二處理器核的本地讀寫模式寄存器置為數據交換模式，通過第一處理器核和第二處理器核的數據讀寫控制器從第一處理器核和第二處理器核的本地存儲器中讀取數據，并將數據分別存儲到第一處理器核和第二處理器核的發送FIFO中。第一處理器核和第二處理器核的發送數據打包單元分別從所述第一處理器核和第二處理器核的發送FIFO中讀取數據，并分別根據第一處理器核和第二處理器核的讀寫模式寄存器，目的地址寄存器的值向片上互連網絡仲裁單元申請第一處理器核到第二處理器核、第二處理器核到第一處理器核的數據通道；

2）所述片上互連網絡仲裁單元在同時接到所述第一處理器核和第二處理器核進行數據交換模式的通道請求時，分別分配第一處理器核到第二處理器核的數據通道給第一處理器核，分配第二處理器核到第一處理器核的數據通道給第二處理器核；

3）所述第一處理器核和第二處理器核的本地DMA裝置分別將步驟1）中所述第一處理器核和第二處理器核的發送FIFO中的數據打包之后通過數據通道輸出給第二處理器核和第一處理器核的接受數據解包單元，由所述接收數據解包單元將所述的數據包進行解包并存儲到第一處理器核和第二處理器核的接收FIFO中；

4）由步驟3）中所述第一處理器核和第二處理器核的核本地DMA裝置分別對發送和接收的數據進行讀寫控制，所述數據讀寫控制器對讀操作優先，由讀控制器讀出本地存儲器的數據，并將數據存儲到發送FIFO中；

5）所述第一處理器核和第二處理器核的本地存儲器中寫地址小于讀地址時，寫控制器開始將步驟3）中所述的接收FIFO中的數據分別寫入所述第一處理器核和第二處理器核的的本地存儲器當中，完成原址數據交換。

作為本發明的支持原址數據交換的存儲器訪問方法的進一步改進：

所述步驟2）中，所述發送數據打包單元根據數據的目的地址和讀寫模式向片上互連網絡仲裁單元申請所述第一處理器核到第二處理器核的數據通道，如果得到通道的使用權，則由所述發送數據打包單元先將讀寫模式信息、源地址信息、目的地址信息和傳輸字節數信息組成數據包頭發送給第二處理器核，緊跟著在再發送數據給所述第二處理器核。