[發明專利]一種基于可編程門陣列芯片的SM4算法控制方法

在審

• 申請號: 201410015540.7
• 申請日: 2014-01-14
• 公開（公告）號: CN103780608A
• 公開（公告）日: 2014-05-07
• 發明（設計）人: 蘇振宇;于飛;李前
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L9/28
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及信息安全技術領域，特別涉及一種基于可編程門陣列芯片的SM4算法控制方法。

背景技術

SM4算法是國家密碼管理局批準的對稱密碼算法，主要應用于無線局域網產品。該算法的分組長度為128比特，密鑰長度為128比特。加密算法與密鑰擴展算法都采用32輪非線性迭代結構，解密算法與加密算法的結構相同，只是輪密鑰的使用順序相反，解密輪密鑰是加密輪密鑰的逆序。

傳統的密碼算法的實現是通過在主機上運行加密軟件實現的。這種方法除占用主機資源外，運算速度較慢，安全性也較差。而硬件加密是通過專用加密芯片、FPGA（可編程門陣列）芯片或獨立的處理芯片等實現密碼運算。相對于軟件加密，硬件加密具有加密速度快、占用計算機資源少、安全性高等優點。

發明內容

為了解決現有技術的問題，本發明實施例提供了一種基于可編程門陣列芯片的SM4算法控制方法，其基于FPGA芯片與SM4密碼算法IP核的硬件方式實現了SM4對稱密碼算法，因此數據處理的速度更快，效率更高。

本發明所采用的技術方案如下：

一種基于可編程門陣列芯片的SM4算法控制方法，是利用可編程門陣列芯片的狀態機對SM4對稱密碼算法IP核進行控制，所述的可編程門陣列芯片作為硬件控制單元，用于控制SM4算法IP核。

采用了算法IP軟核的方式實現了SM4對稱密碼算法。

采用了可編程門陣列芯片的硬件描述語言VHDL，設計出一種算法狀態機，用于對SM4算法IP核進行控制。

方法具體包括以下步驟：

A、對狀態機模塊進行復位；

B、設置算法開始信號，啟動狀態機；

C、啟動寫密鑰操作；

D、向SM4算法IP核寫入一個長度為128bit的密鑰；

E、啟動數據加密或解密操作；

F、向SM4算法IP核寫入一個長度為128bit的待運算數據分組；

G、等待SM4算法IP核運算完成；

H、狀態機判斷IP核是否把所有的數據分組都處理完成，若沒有處理完成所有的消息分組，轉到步驟F處，向IP核發送下一個數據分組；

I、當所有的數據分組都運算完成后，SM4算法IP核發送結束信號，狀態機檢測到該信號后結束狀態機流程，至此完成了一筆數據的加密或解密過程。

在步驟D—I的操作過程中如果需要更換密鑰，則轉到步驟C。

本發明實施例提供的技術方案帶來的有益效果是：

本發明的方法主要用于對網絡、金融、電信等系統中重要數據的加密和解密，可滿足分組密碼應用的安全需求，保障交易的安全。核心是利用了FPGA和SM4對稱密碼算法IP核，通過硬件描述語言VHDL設計出高效的狀態機，從而使得數據的處理過程變的快速。

附圖說明

圖1為本發明的FPGA芯片中狀態機模塊與SM4算法IP核的連接圖；

圖2為本發明的FPGA芯片的狀態機的控制流程圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施方式作進一步地詳細描述。

實施例一

如附圖1所示，是狀態機模塊與SM4算法IP核的連接圖，IP核的主要引腳說明如下：

輸入引腳CLK：IP核的時鐘引腳。

輸入引腳nReset：IP核復位引腳，0：復位；1：正常工作。

輸入引腳start：算法開始信號，高電平有效。

輸入引腳Data_in[127..0]：128位數據輸入引腳。

輸入引腳op[1..0]:功能選擇標志，op=0時，選擇寫入密鑰操作；op=1時，選擇加密操作；op=2時，選擇解密操作。

輸出引腳Data_out[127..0]：128位運算結果的輸出。?

輸出引腳done：每個數據分組運算完成時產生的完成標志，高電平有效。

輸出引腳finish：所有數據分組都運算完成后的算法結束標志，高電平有效

附圖2是FPGA狀態機的控制流程圖，通過硬件描述語言VHDL實現狀態機的狀態轉移和控制功能，工作流程詳解如下：

1.?對狀態機模塊進行復位，nReset?=?‘0’；

2.?設置算法開始信號sf_start?=?‘1’，啟動狀態機；

3.?設置op=0，啟動寫密鑰操作；

4．向SM4算法IP核寫入一個長度為128bit的密鑰；