[發明專利]具有雙CPU的微型控制芯片

在審

• 申請號: 201410015387.8
• 申請日: 2014-01-13
• 公開（公告）號: CN103761468A
• 公開（公告）日: 2014-04-30
• 發明（設計）人: 王國芳
• 申請（專利權）人: 金碩澳門離岸商業服務有限公司
• 主分類號: G06F21/45
• 分類號: G06F21/45;H04L9/32
• 代理公司: 佛山東平知識產權事務所(普通合伙) 44307
• 代理人: 詹仲國

1.一種具有雙CPU的微型控制芯片，其特征在于，所述具有雙CPU的微型控制芯片包括：第一中央處理單元、第二中央處理單元、中央處理器隔離器；其中，

所述第一中央處理單元用于控制所述微型控制芯片的內部連接界面和輸出口；所述第二中央處理單元為所述第一中央處理單元的協處理器，具有3級加密模塊認證所需的數據特征，當對用戶進行身份認證之后，所述第二中央處理單元根據許可的授權支付協議生成加密的隨機確認碼，在所述第一中央處理單元的控制下通過通用異步收發傳輸器接口將所述隨機確認碼發送給支付系統；

所述中央處理器隔離器將所述第一中央處理單元從所述第二中央處理單元斷開，使所述第一中央處理單元與所述第二中央處理單元之間的內存子系統斷開。

2.根據權利要求1所述的具有雙CPU的微型控制芯片，其特征在于，所述第一中央處理單元與所述第二中央處理單元的內存子系統配置為：

第一設定字節的指令緩沖內存、第二設定字節的數據內存庫、第三設定字節的總線內存庫、第四設定字節的嵌入式閃存以及存取外部裝置的外部內存接口；

所述第一中央處理單元與所述第二中央處理單元均從各自對應的所述總線內存庫執行命令，所述數據內存庫同所述總線內存庫在所述數據內存庫開始的范圍內形成一個連續的地址空間。

3.根據權利要求1所述的具有雙CPU的微型控制芯片，其特征在于，

所述第一中央處理單元與所述第二中央處理單元共用同一個時鐘源，所述第一中央處理單元與所述第二中央處理單元均包括獨立的時鐘分頻器來設置各自的時鐘頻率；所述時鐘分頻器是由每一個中央處理單元的外圍總線接口來控制。

4.根據權利要求3所述的具有雙CPU的微型控制芯片，其特征在于，所述微型控制芯片有三個主時鐘源，所述三個主時鐘源包括一個外部的晶體時鐘和兩個內部振蕩器；所述第一中央處理單元與所述第二中央處理單元按所述晶體時鐘運動；啟動后，所述第一中央處理單元與所述第二中央處理單元可以選擇轉到所述兩個內部振蕩器中的一個。

5.根據權利要求4所述的具有雙CPU的微型控制芯片，其特征在于，

所述第一中央處理單元與所述第二中央處理單元各自控制一個獨立的4位分頻器從而由所述內部振蕩器中得到各自的派生時鐘；低功率操作時，采用所述內部振蕩器。

6.根據權利要求1所述的具有雙CPU的微型控制芯片，其特征在于，

所述微型控制芯片還包括一個5個插口的調試接口，用于啟用調試設置；

所述第一中央處理單元的調試接口與所述第二中央處理單元的調試接口以菊花狀鏈接在一起；當所述微型控制芯片在開展模式中，所述調試接口與所述第一中央處理單元和所述第二中央處理單元相聯系；在所述微型控制芯片設置開始生產模式，所述第二中央處理單元的調試接口被移開。

7.根據權利要求6所述的具有雙CPU的微型控制芯片，其特征在于，

所述調試設置包括：掃描測試、輸入輸出之間的邊界掃描測試、所有晶片上的靜態存儲器的內存的內置自我測試；所述調試接口作為晶片級探測的墊片未綁定在封裝器件上的引腳上。

8.根據權利要求1～7任一所述的具有雙CPU的微型控制芯片，其特征在于，

所述微型控制芯片將256位的電熔絲作為唯一的ID或者序列號存儲；所述電熔絲用于內部晶片的接口控制。

9.根據權利要求8所述的具有雙CPU的微型控制芯片，其特征在于，

所述電熔絲的隔板為32位區段的7個隔板，用于保存用戶的數據；每一個隔板寫了相應的保護程序以防止數據被編寫。

10.根據權利要求9所述的具有雙CPU的微型控制芯片，其特征在于，所述電熔絲由所述第二中央處理單元控制。