[發明專利]閃存的制造方法

有效

• 申請號: 201410014227.1
• 申請日: 2014-01-13
• 公開（公告）號: CN104779209B
• 公開（公告）日: 2018-07-20
• 發明（設計）人: 張冬平;萬宇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發明提出了一種閃存的制造方法，將浮柵僅僅形成在淺槽隔離的表面，不再橫跨淺槽隔離以及氧化層的表面，在后續對控制柵進行刻蝕時，無需再刻蝕所述浮柵，因此被刻蝕層的均勻性較佳，致使刻蝕易于控制，避免對半導體襯底造成損傷或者留下殘留物，從而提高閃存的良率。

技術領域

本發明涉及半導體制造領域，尤其涉及一種閃存的制造方法。

背景技術

閃存作為一種主要的非揮發性存儲器，其在智能卡、微控制器等領域有著廣泛的用途。

請參考圖1a至圖3a和圖1b至圖3b，圖1a至圖3a為現有技術中閃存制造過程中的俯視圖，圖1b至圖3b為圖1a至圖3b沿虛線的剖面示意圖；現有技術中的閃存制造方法包括：

S1：提供半導體襯底10，所示半導體襯底10中形成有淺槽隔離(STI)20，在所述半導體10的表面形成有氧化層11，如圖1a和圖1b所示；

S2：在所述淺槽隔離20以及氧化層11的表面形成條形的浮柵(Floating Gate，FG)30，所述浮柵30橫跨所述淺槽隔離20和氧化層11的表面，如圖1a和圖1b所示；

S3：在所述浮柵30和氧化層11的表面依次形成介質層40以及控制柵50，如圖2a和圖2b所示；

S4：依次刻蝕所述控制柵50、介質層40以及位于氧化層11表面的浮柵30，暴露出所述氧化層11，如圖3a所示。

然而，由于在步驟S4中，在控制柵50、介質層40以及位于氧化層11表面的浮柵30時，由于整個控制柵50的表面不平，并且在有些區域僅存在一層控制柵50，因此，在刻蝕時無法精確的控制刻蝕的程度，若刻蝕程度不足時(Under Etch)，易在所述氧化層11的表面遺留殘留物60，如圖3b所示；若刻蝕程度較深時(Over Etch)，由于所述氧化層11較薄，通常極易被刻蝕掉，從而對所述半導體襯底10造成損傷。

綜上，現有技術中的閃存制造方法工藝窗口較窄，無法滿足工藝的需要。

發明內容

本發明的目的在于提供一種閃存的制造方法，能夠避免上述問題，增大工藝窗口。

為了實現上述目的，本發明提出了一種閃存的制造方法，包括步驟：

提供半導體襯底，所述半導體襯底中設有淺槽隔離，所述半導體襯底表面設有氧化層；

在所述淺槽隔離表面形成浮柵；

后續依次形成介質層和控制柵。

進一步的，形成浮柵的步驟包括：

在所述氧化層以及淺槽隔離的表面形成浮柵層；

刻蝕所述浮柵層，暴露出所述氧化層，形成浮柵，使所述浮柵位于所述淺槽隔離的表面。

進一步的，形成介質層和控制柵的步驟包括：

在所述浮柵、淺槽隔離和氧化層的表面依次形成介質層和控制柵層；

依次刻蝕所述控制柵層和介質層，暴露出所述氧化層的表面。

進一步的，所述半導體襯底為硅襯底。

進一步的，所述淺槽隔離為氧化物。

進一步的，所述浮柵為多晶硅。

進一步的，所述介質層為氧化硅-氮化硅-氧化硅的組合。

進一步的，所述控制柵為多晶硅。