[發明專利]一種實時遠程可配置的多輸出接口圖像注入裝置

有效

• 申請號: 201410012577.4
• 申請日: 2014-01-10
• 公開（公告）號: CN103856736B
• 公開（公告）日: 2017-05-17
• 發明（設計）人: 范小禮;黃建峰;錢坤
• 申請（專利權）人: 北京環境特性研究所
• 主分類號: H04N5/765
• 分類號: H04N5/765
• 代理公司: 核工業專利中心11007
• 代理人: 包海燕

1.一種實時遠程可配置的多輸出接口圖像注入裝置，包括：光電轉換模塊、串并轉換器、解碼模塊、CPU、可編程時鐘、圖像FIFO、圖像分配模塊、圖像時序產生模塊、輸出接口控制器、接口模塊、編碼模塊、并串轉換器和光纖，其特征在于：圖像生成器生成的圖像數據、圖像配置參數及控制指令通過光纖傳輸至光電轉換模塊轉換為串行數字信號；串行數字信號經串并轉換器轉換為并行數字信號；并行數字信號通過解碼模塊分解為圖像數據、圖像配置參數和控制信號；CPU按照圖像數據、圖像配置參數和控制信號設置可編程時鐘；可編程時鐘產生圖像的像素時鐘，并接入圖像時序產生模塊輸出圖像所需的時序；圖像時序產生模塊控制圖像FIFO從解碼模塊中按行取圖像數據，按時序經接口控制器發送圖像給各接口模塊；圖像分配模塊控制將圖像輸出到指定的一路或多路接口模塊上，接口模塊連接外部的信號處理器；圖像FIFO緩存若干行數據，在數據空時圖像時序產生模塊通過依次連接的編碼模塊、并串轉換器、光電轉換模塊和光纖向圖像生成器請求圖像數據。

2.根據權利要求1所述的實時遠程可配置的多輸出接口圖像注入裝置，其特征在于：所述圖像時序產生模塊輸出圖像所需的時序包括圖像的總行數、有效行數、幀同步寬度、幀前間數，每行的總像素數、有效像素數、行同步像素數和行前間數。

3.根據權利要求1或2所述的實時遠程可配置的多輸出接口圖像注入裝置，其特征在于：所述圖像FIFO緩存3行數據。

4.根據權利要求1或2所述的實時遠程可配置的多輸出接口圖像注入裝置，其特征在于：所述解碼模塊、CPU、圖像FIFO、圖像分配模塊、圖像時序產生模塊、輸出接口控制器和編碼模塊都通過FPGA實現。