[發明專利]一種同步功率管驅動和自舉電容充電電路

有效

• 申請號: 201410010262.6
• 申請日: 2014-01-09
• 公開（公告）號: CN103701308A
• 公開（公告）日: 2014-04-02
• 發明（設計）人: 秦松
• 申請（專利權）人: 帝奧微電子有限公司
• 主分類號: H02M1/08
• 分類號: H02M1/08;H02M1/32
• 代理公司: 上海宏威知識產權代理有限公司 31250
• 代理人: 金利琴

技術領域

本發明涉及一種同步功率管驅動和自舉電容充電電路，其用于高壓DC-DC轉換器類集成電路中，用以實現在沒有外部5V電源的條件下對同步功率管驅動和實現對自舉電容充電的功能。

背景技術

現有的高壓DC-DC轉換器類集成電路中，其中的高壓MOSFET的最大柵源之間電壓Vgs通常只能耐受5V電壓而最大漏源之間電壓Vds可以耐受5V至40V（或者更高）的高壓。而其中的低壓MOSFET的Vgs和Vds通常都可以承受5V電壓。

為了節省芯片面積，降低產品成本，高壓輸入型DC-DC轉換器的上管和下管（同步功率管）通常都采用NMOS管。上管和下管都是功率管，導通或關斷所需的瞬間電流較大，為了驅動上管和下管的導通和關斷，通常的做法是外部輸入5V電源，或者外掛電容并產生一個5V的電壓（LDO輸出）。同時對上管采用自舉驅動的方法，需要外掛一個自舉驅動電容并在內部（或外部）在前述的5V電壓上串聯一個二極管到自舉電容，給自舉電容充電。這里電壓限制在5V的目的是為了保護功率管的Vgs不超過限值，該做法可見于LM20242的數據手冊。

這種做法的不利之處是外部需要增加一個電容，芯片增加一個引腳，并且自舉電容的充電電壓會比5V電壓低一個二極管的正向導通電壓（約0.7V），這會導致上管的驅動電壓不足。

發明內容

由于現有技術存在的上述問題，本發明的目的是提出一種同步功率管驅動和自舉電容充電電路，其可實現對下管驅動的同時，實現對自舉電容的充電，并且消除了二極管的正向導通電壓。

為實現上述目的，本發明可通過以下技術方案予以實現：

一種同步功率管驅動和自舉電容充電電路，包括源極相連接后與第一NMOS管的漏極相連的第一、第二PMOS管，該第二PMOS管的漏極分別與一電阻和第二NMOS管的柵極相連，且該電阻的另一端與該第二NMOS管的源極相連，該第二NMOS管的源極通過其寄生的體二極管分別與其漏極和一電容的一端相連，該電容的另一端和所述第一NMOS管的源極都連接到第三NMOS管的漏極，該第三NMOS管的柵極連接到第一比較器的正向輸入端，該第一比較器的輸出端通過邏輯控制和驅動單元連接到所述第一、第二PMOS管的柵極，且該第一PMOS管的漏極、所述電阻和第二NMOS管的源極都連接到第三NMOS管的柵極、第一比較器的正向輸入端和第四NMOS管的漏極，且該第四NMOS管的柵極連接到所述邏輯控制和驅動單元，其源極和所述第三NMOS管的源極接地。

由于采用以上技術方案，本發明的同步功率管驅動和自舉電容充電電路，其可以實現對下管驅動的同時，實現對自舉電容的充電，并且消除了二極管的正向導通電壓，是減少的芯片引腳數量，減少外部元件（電容，二極管等），實現了電路比較簡單巧妙。

附圖說明

下面根據附圖和具體實施例對本發明作進一步說明：

圖1是本發明的電路結構圖

圖2是本發明的工作波形圖

I_P1指的是流經P1的電流

V_gate指的是N3的柵極電壓

Vbst-Vsw指的是電容C1兩端的電壓差

U1output指的是比較器U1的輸出波形

具體實施方式

如圖1、2所示，一種同步功率管驅動和自舉電容充電電路，包括源極相連接后與第一NMOS管N1的漏極相連的第一、第二PMOS管P1、P2，該第二PMOS管P2的漏極分別與一電阻R1和第二NMOS管N2的柵極相連，且該電阻R1的另一端與該第二NMOS管N2的源極相連，該第二NMOS管N2的源極通過其寄生的體二極管分別與其漏極和一電容C1的一端相連，該電容C1的另一端和所述第一NMOS管N1的源極都連接到第三NMOS管N3的漏極，該第三NMOS管N3的柵極連接到第一比較器U1的正向輸入端，該第一比較器U1的輸出端通過邏輯控制和驅動單元U2連接到第一、第二PMOS管P1、P2的柵極，且該第一PMOS管P1的漏極、電阻R1和第二NMOS管N2的源極都連接到第三NMOS管N3的柵極、第一比較器U1的正向輸入端和第四NMOS管N4的漏極，且該第四NMOS管N4的柵極連接到邏輯控制和驅動單元U2，其源極和第三NMOS管N3的源極接地。