[發(fā)明專利]由懸空硅進行電介質(zhì)隔離的FINFET及其制造方法

有效

• 申請?zhí)枺?/td>: 201410009330.7
• 申請日: 2014-01-09
• 公開（公告）號: CN103915501B
• 公開（公告）日: 2017-05-10
• 發(fā)明（設(shè)計）人: 程慷果;B·S·哈倫;S·波諾斯;T·E·斯坦達耶爾特;T·亞馬施塔
• 申請（專利權(quán)）人: 國際商業(yè)機器公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 中國國際貿(mào)易促進委員會專利商標事務(wù)所11038
• 代理人: 王莉莉

技術(shù)領(lǐng)域

本發(fā)明總體地涉及半導(dǎo)體制造，更具體地，涉及由懸空硅進行電介質(zhì)隔離的FINFET及其制造方法。

背景技術(shù)

隨著將集成電路(IC)不斷最小化的趨勢，需要在使晶體管的尺寸不斷變小的情況下使其具有更高的驅(qū)動電流。隨著裝置尺寸繼續(xù)縮小，鰭式場效晶體管(FinFET)技術(shù)變得更加普及了。絕緣體上硅(SOI)finFET裝置具有良好的電性能。但是，制造成本高。與SOI finFET相比，在鰭(fin)與襯底之間沒有絕緣體膜的體狀(bulk)finFET具有較低的制造成本。但是，體狀finFET很容易有漏電流，這會減低電性能。因此希望具有改進的finFET及其制造方法。

發(fā)明內(nèi)容

在本發(fā)明的一個方面中，提供一種半導(dǎo)體結(jié)構(gòu)。所述結(jié)構(gòu)包括：半導(dǎo)體襯底；絕緣體層，置于所述半導(dǎo)體襯底之上；多個半導(dǎo)體鰭，置于所述絕緣體層上；以及多個嵌入式間隔物，置于與各個鰭相鄰的絕緣體層中。

在本發(fā)明的另一個方面中，提供一種形成半導(dǎo)體結(jié)構(gòu)的方法。所述方法包括：在半導(dǎo)體襯底上形成犧牲層；在犧牲層上形成鰭；在半導(dǎo)體襯底上形成淺溝槽隔離區(qū)，其中，所述淺溝槽隔離區(qū)被置于各個鰭之間；在鰭上形成間隔物；使淺溝槽隔離區(qū)凹陷(recessing)；去除所述犧牲層，從而在所述半導(dǎo)體結(jié)構(gòu)中形成孔洞(void)；在孔洞中沉積絕緣體層，其中，所述絕緣體層部分地覆蓋所述間隔物，留下所述間隔物的暴露部分；以及去除所述間隔物的所述暴露部分。

在本發(fā)明的另一個方面中，提供一種形成半導(dǎo)體結(jié)構(gòu)的方法。所述方法包括：在半導(dǎo)體襯底上形成鰭，其中，所述鰭具有側(cè)面；在各個鰭的側(cè)面上形成間隔物；在第一組鰭上形成掩模區(qū)域，并且使第二組的鰭無掩模(unmask)；在無掩模鰭中的各個鰭之間的半導(dǎo)體襯底中形成空腔(cavity)；使用底切蝕刻(undercut etch)來擴展無掩模鰭中的各個鰭之間的每個空腔；使用絕緣體材料來填充無掩模鰭中的各個鰭之間的每個空腔；在第一組鰭中的各個鰭之間的半導(dǎo)體襯底中形成空腔；使用底切蝕刻來擴展第一組鰭中的各個鰭之間的每個空腔；使用絕緣體材料來填充第一組鰭中的各個鰭之間的每個空腔。

附圖說明

在結(jié)合附圖考慮下面的描述時，本發(fā)明的結(jié)構(gòu)、操作和優(yōu)點將變得更加清楚。這些圖應(yīng)當是示例性的，而不是限制性的。

為了說明清楚，一些圖中的某些元素可以被省略或者不按比例地示出。截面圖可以是“片狀的”或“近視的(near-sighted)”截面圖的形式，為了說明清楚，省略了某些背景線，否則這些背景線在“真實的”截面圖中是可見的。

通常，在附圖中的各個圖中，類似的元素可以由類似的附圖標記來表示，在這種情況中，通常最后兩個有效數(shù)字可以相同，最有效的數(shù)字是附圖的編號。此外，為了清楚起見，在某些圖中，一些附圖標記可以被省略。

圖1示出本發(fā)明的實施例的在起始點處的半導(dǎo)體結(jié)構(gòu)的側(cè)視圖。

圖2示出在鰭形成的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖3示出在沉積淺溝槽隔離區(qū)的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖4示出在沉積柵極電介質(zhì)層的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖5示出在形成柵極區(qū)域的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖6示出在間隔物形成的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)的俯視圖。

圖7示出沿著線B-B’的圖6的實施例的側(cè)視圖。

圖8示出在使淺溝槽隔離區(qū)凹陷的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖9示出在去除犧牲層的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖10示出在沉積電介質(zhì)層的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖11示出在使間隔物凹陷的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖12示出在鰭合并的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖13示出類似于圖12中示出的半導(dǎo)體結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)的俯視圖。

圖14示出本發(fā)明的可替換實施例的在起始點處的半導(dǎo)體結(jié)構(gòu)的側(cè)視圖。

圖15示出類似于圖14中示出的半導(dǎo)體結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)的俯視圖。

圖16示出在對第一組鰭進行掩模的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖17示出沿著線B-B’觀看到的類似于圖16的半導(dǎo)體結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)的側(cè)視圖。

圖18示出進行蝕刻以形成與無掩模鰭相鄰的空腔的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖19和圖19A示出進行底切蝕刻的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。

圖20示出在沉積絕緣體層的后續(xù)處理步驟之后的半導(dǎo)體結(jié)構(gòu)。