[發明專利]一種Fin-FET的溝槽隔離的形成方法

有效

• 申請號: 201410008441.6
• 申請日: 2014-01-08
• 公開（公告）號: CN104766817B
• 公開（公告）日: 2018-06-19
• 發明（設計）人: 楊濤;盧一泓;張月;崔虎山;李俊峰;趙超
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京維澳專利代理有限公司 11252
• 代理人: 王立民;吉海蓮

本發明提供了一種Fin?FET的溝槽隔離的形成方法，包括：在襯底上形成硬掩膜；刻蝕襯底以形成鰭；去除硬掩膜；填充隔離材料并進行平坦化；刻蝕去除部分厚度的隔離材料，以形成溝槽隔離。在刻蝕襯底形成鰭之后，就去除硬掩膜，避免了在平坦化后進行去除而導致的鰭表面的損傷，保證了鰭的質量，利于提高器件的性能。

技術領域

本發明涉及半導體制造領域，特別涉及一種Fin-FET的溝槽隔離的形成方法。

背景技術

隨著集成電路工藝的不斷發展，器件的溝道長度不斷的縮短，出現的短溝道效應使得器件的電學性能不斷惡化。英特爾在22nm技術節點引入鰭式場效應晶體管(Fin-FET)的立體器件結構，Fin-FET是具有鰭型溝道結構的晶體管，它利用薄鰭的幾個表面作為溝道，從而可以防止傳統晶體管中的短溝道效應，同時可以增大工作電流。

相對于傳統的二維平面器件結構，Fin-FET結構在工藝集成方面有較大的改變。其中，STI(淺溝槽隔離)的形成完全不同于傳統的平面器件結構，目前，其形成Fin器件的STI主要包括步驟：在硅襯底100上形成Si₃N₄硬掩膜110，如圖1A所示；接著，刻蝕硅襯底形成鰭(Fin)120，如圖1B所示；填充SiO₂介質材料130，如圖1C所示；進行化學機械平坦化(CMP)，并以Si₃N₄硬掩膜110為停止層，如圖1D所示；使用高溫磷酸H₃PO₄腐蝕去掉Si₃N₄硬掩膜，如圖1E所示；使用HF腐蝕掉一定厚度的SiO₂介質材料，保留部分SiO₂介質材料140在硅槽內，從而形成STI，如圖1F所示。

在該形成方法中，需要使用高溫的磷酸將Si₃N₄硬掩膜去除，在去除之后，Fin浸泡在高溫的磷酸中，這會對Fin的硅表面造成損傷，增加其缺陷密度，從而會對晶體管的電學特性產生明顯影響。同時，Fin的硅表面不平整會不利于氧化硅介質材料腐蝕的均勻性的控制。此外，進行化學機械平坦化(CMP)時需要控制有效停止，否則過磨后會增加氧化硅介質材料的局部凹陷，也不利于氧化硅介質材料腐蝕的均勻性的控制。

發明內容

本發明的目的旨在至少解決上述技術缺陷，提供一種Fin-FET的溝槽隔離的形成方法，避免對Fin表面的破壞，同時改善氧化硅介質材料腐蝕的均勻性。

本發明提供了一種Fin-FET的溝槽隔離的形成方法，包括：

在襯底上形成硬掩膜；

刻蝕襯底以形成鰭；

去除硬掩膜；

填充隔離材料并僅對部分隔離材料進行平坦化；

刻蝕去除部分厚度的隔離材料，以形成溝槽隔離。

優選地，所述硬掩膜為二氧化硅，采用氫氟酸腐蝕去除該硬掩膜。

優選地，所述隔離材料為二氧化硅。

優選地，進行平坦化后，所述鰭上保留有一定厚度的隔離材料。

優選地，采用氫氟酸腐蝕去除部分厚度的隔離材料，以形成溝槽隔離。

優選地，采用稀釋比例為100:1的HF進行腐蝕，溫度為25℃

本發明實施例提供的Fin-FET的溝槽隔離的形成方法，在刻蝕襯底形成鰭之后，就去除硬掩膜，避免了在平坦化后進行去除而導致的鰭表面的損傷，保證了鰭的質量，利于提高器件的性能。

更進一步地，硬掩膜采用二氧化硅，其為常溫腐蝕工藝，進一步減小對鰭的表面的損傷。