[發明專利]基于多核DSP的通用數字信號處理板卡

無效

• 申請號: 201410007494.6
• 申請日: 2014-01-08
• 公開（公告）號: CN103793355A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 全英匯;姚鑫東;邢孟道;李亞超;陳杰;冉磊;肖川江;徐煒
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 程曉霞;王品華

技術領域

本發明屬于數字信號處理技術領域，主要涉及用于數字信號處理的基于單片FPGA加多片多核DSP芯片的通用數字信號處理板卡設計技術，具體是一種基于多核DSP的通用數字信號處理板卡，可廣泛應用于通信、雷達、導彈、遙感、圖像處理等領域。

背景技術

隨著數字信號處理技術的不斷發展，通信、雷達、圖像處理等領域的算法復雜度日益增加，通常在衛星通信、機載雷達、彈載雷達、圖像處理系統都會使用專用的數字信號處理板卡來進行邊界掃描、圖像檢測、目標識別等方面的數據處理，但隨著對信號處理的質量和實時性的要求日漸精密和嚴格，單核處理器已經不能很好的滿足處理要求，因此設計一種處理速度快、存儲器容量大速率快、數據吞吐量大的數字信號處理系統已經成為實現高質量高實時性大數據處理的需要。

目前，傳統的數字信號處理板卡一般采用多片FPGA+多片單核DSP的架構，雖然現在FPGA芯片集成了豐富的邏輯資源，單核DSP內核頻率能達到1.25GHz，并且各處理器集成一定的總線互聯資源，能夠實現一定的處理能力，但還存在許多的不足：

1.傳統的數字信號處理板卡，若要實現更強的處理能力就需要大量的處理器芯片的串接，處理器芯片的數量增多必定占用更大的板卡面積，處理器芯片數量很大時甚至需要設計多塊信號處理板卡來處理，但現有的數字信號處理系統正朝著尺寸小型化發展，系統本身留給信號處理板卡的空間有限，傳統的數字信號處理板卡的可用性和實用性已經無法滿足大數據處理的現狀。

2.傳統的數字信號處理板卡使用Flash、SRAM或SDRAM等進行存儲器擴展，由于這些存儲器有存儲容量低或傳輸速率低的缺點，在數字信號處理日益增大的過程中無法勝任大批量數據的高速存儲。

3.傳統的數字信號處理板卡采用并行總線或通用串行總線資源進行處理器間的互聯，由于這些總線協議的傳輸速率低，使得處理器間數據吞吐量小，降低了系統的實時性。

4.傳統的數字信號處理板卡的上位機控制一般采用串口、USB2.0、PCI、百兆以太網等協議接口，由于這些協議具有傳輸速率慢或傳輸距離短或兩者兼有的缺點，導致數據實時性回放受限。

5.傳統的數字信號處理板卡在印刷電路板（PCB）設計中一般不考慮處理器芯片與同一系列的其他芯片間可兼容的管腳封裝，如需進行板卡升級，就需要重新設計PCB電路，延長了設計周期且提高了設計成本。

6.傳統的數字信號處理板卡一般采用自定義的接插件、自定義的板卡尺寸，使之只能使用在特定的環境中，其通用性不高。

綜上所述，傳統的數字信號處理板卡的板卡體積大、系統穩定性低、存儲器容量小速率低、處理器間數據吞吐量小、上位機控制傳輸距離短傳輸速率低、板卡通用性差，已無法滿足數字信號處理過程中算法復雜度日益增加數據量日益增大的現狀。

發明內容

本發明的目的在于克服上述已有技術的不足，提出一種處理速度快、存儲器容量大速率快、數據吞吐量大的基于多核DSP的通用數字信號處理板卡。

本發明是一種基于多核DSP的通用數字信號處理板卡，本發明的整個板卡以一片FPGA芯片為主控核心，通過高速串行總線連接兩片多核DSP芯片，支持SRIO、PCIe總線協議；每片DSP芯片均各自接有可擴展的外部存儲器和千兆以太網接口，兩片DSP芯片間采用高速串行總線進行互聯，支持Hyperlink、SRIO、PCIe總線協議；FPGA芯片與VPX接插件間通過吉比特收發器（GTX）進行互聯，支持SRIO、PCIe、以太網協議；本發明的通用數字信號處理板卡的印制板上FPGA芯片、DSP芯片、外部存儲器芯片的安裝位置為能夠放置各自系列其他芯片的兼容位置；本發明的通用數字信號處理板卡的尺寸為6U標準。

本發明的實現還在于：FPGA芯片采用Xilinx公司的VIRTEX-6系列芯片，包括XC6VLX130T、XC6VLX195T、XC6VLX240T、XC6VLX315T、XC6VSX365T、XC6VSX475T，這些芯片的管腳個數、管腳形狀、管腳間的間距、芯片尺寸大小都相同；其在本發明的通用數字信號處理板卡中的用途是進行數據高速傳輸和簡單的數字信號處理算法處理，如傅里葉變換、脈沖壓縮、逆傅里葉變換、模式選擇、相位補償、圖像拼接等。