[發明專利]基于sinc插值的超聲相控陣接收信號精延時方法有效
| 申請號： | 201410005966.4 | 申請日： | 2014-01-03 |
| 公開（公告）號： | CN103776907A | 公開（公告）日： | 2014-05-07 |
| 發明（設計）人： | 吳海騰;吳施偉;金浩然;楊克己;呂福在;武二永 | 申請（專利權）人： | 浙江大學 |
| 主分類號： | G01N29/44 | 分類號： | G01N29/44 |
| 代理公司： | 杭州求是專利事務所有限公司 33200 | 代理人： | 杜軍 |
| 地址： | 310027 浙*** | 國省代碼： | 浙江;33 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 基于 sinc 超聲 相控陣 接收 信號 延時 方法 | ||
【權利要求書】：
1.?基于sinc插值的超聲相控陣接收信號精延時方法，其特征在該方法包括以下步驟：
步驟一：主控計算機根據設置的接收信號延時精度計算8點插值需要的8個sinc插值系數，得到采樣周期內各個延時值對應的8個插值系數；
步驟二：將各個延時值對應的8個插值系數轉換成32位浮點數，分別存儲至FPGA內的8個雙口RAM；
步驟三：根據精延時生成相應讀取插值系數雙口RAM的地址；
步驟四：FPGA開始采樣，將輸入的有效數據轉換成32位浮點型數據，并以流水方式依次在8個數據緩存寄存器中傳遞存儲；
步驟五：以采樣時鐘為步調，將當前8個數據緩存寄存器中的數據分別和各自對應的插值系數相乘，對8個乘積求和，流水輸出一連串插值后的數據；
步驟六：對插值后的數據作浮點型轉換成整型的處理，輸出延時后的信號，完成采樣輸入信號的精延時。
2.根據權利要求1所述的基于sinc插值的超聲相控陣接收信號精延時方法，其特征在于：
步驟一中所述的采樣周期內各個延時值對應的8個插值系數，是通過對sinc函數加窗截斷得到的。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于浙江大學，未經浙江大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410005966.4/1.html，轉載請聲明來源鉆瓜專利網。
