[發明專利]一種雙DPRAM數據通信系統

無效

• 申請號: 201410003997.6
• 申請日: 2014-01-06
• 公開（公告）號: CN103761054A
• 公開（公告）日: 2014-04-30
• 發明（設計）人: 丑武勝;黃海明
• 申請（專利權）人: 丑武勝;黃海明
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F13/24
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及數據通信領域，尤其涉及一種利用雙DPRAM實現三個數據用戶間數據通信的系統及控制方法。

背景技術

在數據通信領域，經常會遇到三個數據用戶間的數據交換。例如無人機機載飛控系統包括飛控單元、與地面站通信的機載電臺、舵機用PWM信號的采樣和生成單元。飛控單元需要與機載電臺進行數據交換，向地面站發送機體姿態信息，以及接收地面站的控制命令；飛控單元與舵機用PWM信號采樣和生成單元進行數據交換，獲取遙控接收機輸出PWM信號的周期和中立位置時各通道的PWM脈寬，以及發送經飛控算法生成的舵機控制量以生成舵機用的PWM信號。這就涉及到三個數據用戶間的數據交換，然而，三個用戶的數據總線不一樣，讀寫數據的速度不一致，因此，需要緩沖單元來解決速度不一致問題。現有技術中，使用FIFO或DPRAM作為數據存儲器，來實現兩端口用戶間的數據通信。然而，當通信兩端用戶讀寫數據的速度不一致，會導致FIFO被讀空或被寫滿，導致數據丟失或無效。DPRAM是解決通信兩端讀寫速度不一致問題的有效辦法，但現有技術，使用的DPRAM，僅有一個郵箱單元，不易實現通信兩端包含不同信息類型的多組數據交換，也沒有給出解決三個用戶間數據通信的方法。

由上可知，實現一種新的存儲器結構和通信方法，實現三個用戶間數據通信，以及通信兩端可交換包含不同信息類型的多組數據，是現有數據通信技術需要解決的問題。

發明內容

針對以上問題，本發明的目的在于提供一種雙DPRAM數據通信系統，通過在FPGA中實現兩個具有雙郵箱功能的DPRAM，并給每個DPRAM分為郵箱區、左端寫右端讀和右端寫左端讀的數據區，從而實現三個用戶間的數據通信，而且每個DPRAM兩端的用戶可實現包含不同信息類型的多組數據通信。

為實現上述目的，本發明的具體內容如下：

一種雙DPRAM數據通信系統，適用于具有三個數據用戶的數據通信系統，包括在FPGA上的用戶A邏輯控制單元(1)、DPRAM(3)、用戶B邏輯控制單元(4)、DPRAM(6)、用戶B邏輯控制單元(7)，其特征在于，所述FPGA還包括郵箱邏輯單元(2)、郵箱邏輯單元(5)；

所述郵箱邏輯單元(2)，用于用戶A和用戶C間的郵箱邏輯控制；

所述DPRAM(3)，用于存儲用戶A和用戶C交換的數據，劃分為三個邏輯區域：邏輯區域I、邏輯區域II和邏輯區域III；邏輯區域I是郵箱區域，用于存儲用戶A與用戶C間的郵箱內容；邏輯區域II是數據區域，用于存儲用戶A寫入用戶C讀出的數據；邏輯區域III是數據區域，用于存儲用戶A讀出用戶C寫入的數據；

所述郵箱邏輯單元(2)，用于用戶A和用戶C間的郵箱邏輯控制；

所述DPRAM(6)，用于存儲用戶B和用戶C交換的數據，劃分為三個邏輯區域：邏輯區域I、邏輯區域II和邏輯區域III；邏輯區域I是郵箱區域，用于存儲用戶B與用戶C間的郵箱內容；邏輯區域II是數據區域，用于存儲用戶B寫入用戶C讀出的數據；邏輯區域III是數據區域，用于存儲用戶B讀出用戶C寫入的數據；

所述用戶A邏輯控制單元(1)，用于實現用戶A與郵箱邏輯單元(2)間的邏輯控制、用戶A與DPRAM(3)間的邏輯控制；

所述用戶A與郵箱邏輯單元(2)間的邏輯控制，包括用戶A通過控制片選信號A、讀寫使能A、地址總線A寫郵箱地址1產生中斷C11，寫郵箱地址2產生中斷C12，讀郵箱地址1清除中斷A1，讀郵箱地址2清除中斷A2；

所述用戶A與DPRAM(3)間邏輯控制，包括用戶A通過控制片選信號A、讀寫使能A、地址總線A向DPRAM(3)的邏輯區域II寫入數據，從邏輯區域III讀出數據，以及向邏輯區域I寫入郵箱內容和讀出郵箱內容；

所述用戶B邏輯控制單元(4)，用于實現用戶B與郵箱邏輯單元(5)間的邏輯控制、用戶B與DPRAM(6)間的邏輯控制；

所述用戶B與郵箱邏輯單元(5)間的邏輯控制，包括用戶B通過控制片選信號B、讀寫使能B、地址總線B寫郵箱地址1產生中斷C21，寫郵箱地址2產生中斷C22，讀郵箱地址1清除中斷B1，讀郵箱地址2清除中斷B2；

所述用戶B與DPRAM(6)間邏輯控制，包括用戶B通過控制片選信號B、讀寫使能B、地址總線B向DPRAM(6)的邏輯區域II寫入數據，從邏輯區域III讀出數據，以及向邏輯區域I寫入郵箱內容和讀出郵箱內容；