[發明專利]快速動態寄存器、寄存方法、集成電路

有效

• 申請號: 201410003842.2
• 申請日: 2014-01-02
• 公開（公告）號: CN103714860A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 伊慕蘭·庫瑞希
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

有關申請的交叉引用

本申請主張以下的美國臨時專利申請的優先權，為了所有的意圖和目的，通過全文引用將其合并于此。

本申請涉及以下的共同在審（co-pending）美國專利申請，其每一個具有共同的委托人和共同的發明人。

技術領域

本發明涉及鎖存器和寄存器電路，并且更具體地說，涉及帶有用于提高效率的透明鎖存器的快速動態寄存器及其寄存方法、可掃描快速動態寄存器、包含快速動態寄存器或可掃描快速動態寄存器的集成電路。

背景技術

動態邏輯電路經常呈現相對較長的建立和/或保持時間以確保適當操作。人們希望在沒有脈沖時鐘電路開銷的情況下，利用最小建立時間來提高快速動態寄存器電路的效率。對于具有最小建立時間而沒有脈沖時鐘電路開銷的快速動態寄存器電路，期望其具有掃描能力。

發明內容

根據一個實施例的快速動態寄存器包含數據塊、預充電電路、透明鎖存器以及輸出邏輯門。所述數據塊被耦接在第一預充電節點和放電節點之間，接收至少一個數據輸入，以及當時鐘節點從第一時鐘狀態轉換到第二時鐘狀態時，通過將第一預充電節點拉到放電節點進行評估。當時鐘節點處于第一時鐘狀態時，預充電電路預充電第一和第二預充電節點，當所述時鐘節點轉換到第二時鐘狀態時，預充電電路釋放第一預充電節點并且將放電節點拉到低電位，以及在所述時鐘節點轉換到第二時鐘狀態后，當第一預充電節點保持高電位時，預充電電路將第二預充電節點放電為低電位。所述透明鎖存器具有被耦接到第二預充電節點的鎖存器輸入端和被耦接到存儲節點的輸出端。當所述時鐘節點處于第二時鐘狀態時，透明鎖存器對于將第二預充電節點的狀態傳遞到存儲節點是透明的，并且當所述時鐘節點處于第一時鐘狀態時，鎖存所述存儲節點。輸出邏輯門基于所述第二預充電節點和存儲節點的狀態驅動輸出節點到一狀態。

透明鎖存器可以包括第一和第二晶體管、以及保持器（keeper）電路。所述每一個晶體管具有被耦接在鎖存器輸入端和鎖存器輸出端之間的一對電流端子，其中第一晶體管具有被耦接到時鐘節點的控制輸入端，并且其中第二晶體管具有被耦接到反相時鐘節點的控制輸入端。所述保持器電路被耦接到時鐘節點、反相時鐘節點和鎖存器輸出，并且當所述時鐘節點處于第一時鐘狀態時，進行操作以維持輸出節點的狀態。

快速動態寄存器電路可用掃描模式來實現。在此情形中，所述寄存器電路包含掃描使能塊、選擇門、以及第二透明鎖存器。掃描使能塊耦接在第一預充電節點和放電節點之間以接收掃描使能輸入，并且當掃描使能輸入被設置時、以及當時鐘節點從第一時鐘狀態轉換第二時鐘狀態時，將掃描使能塊將第一預充電節點拉到放電節點。所述選擇門插入在第二預充電節點和透明鎖存器之間，其中所述選擇門具有被耦接到第二預充電節點的第一輸入端，具有被耦接到掃描數據節點的第二輸入端，并且具有被耦接到透明鎖存器的鎖存輸入端的輸出端。所述第二透明鎖存器具有接收掃描數據輸入的輸入端和被耦接到掃描數據節點的輸出端。當時鐘節點處于第一時鐘狀態時并且當掃描使能輸入被設置時，第二透明鎖存器對于將掃描數據輸入傳遞到掃描數據節點是透明的，當掃描使能輸入被取消設置并且當時鐘節點處于第一時鐘狀態時，第二透明鎖存器強迫掃描數據節點位為高電位，并且當時鐘節點處于第二時鐘狀態時，第二透明鎖存器保持掃描數據節點的最后狀態。

根據一個實施例的集成電路包含提供至少一個數據輸入端和時鐘節點的組合邏輯，以及如上所描述的快速動態寄存器。

根據一個實施例的寄存數據的方法包括：當時鐘信號處于第一時鐘狀態時，預充電第一預充電節點為高電位；當所述至少一個數據輸入未被預估，且在時鐘信號轉換到第二時鐘狀態后，預估至少一個數據輸入并且保持第一預充電節點為高電位；以及當時鐘信號轉換到第二時鐘狀態且當至少一個數據輸入被預估時，將所述第一預充電節點放電為低電位；當時鐘信號處于第一時鐘狀態時，預充電第二預充電節點為高電位；如果第一預充電節點在時鐘信號轉換到第二邏輯狀態后保持高電位，則放電第二預充電節點為低電位，否則保持第二預充電節點為高電位；當時鐘信號在第一時鐘狀態時，鎖存存儲節點的狀態；并且當時鐘信號在第二時鐘狀態時，將第二預充電節點的狀態傳遞到存儲節點；并且基于第二預充電和存儲節點的狀態來設置輸出節點。