[發明專利]異質層器件

有效

• 申請號: 201380080983.8
• 申請日: 2013-12-18
• 公開（公告）號: CN105723501B
• 公開（公告）日: 2020-02-21
• 發明（設計）人: K·俊;P·莫羅
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;王英

1.一種半導體裝置，包括：

包括NMOS器件的N層，所述NMOS器件具有全都與平行于襯底的第一水平軸相交的N溝道、源極和漏極；

包括PMOS器件的P層，所述PMOS器件具有全都與平行于所述襯底的第二水平軸相交的P溝道、源極和漏極；

對應于所述N溝道的第一柵極，所述第一柵極與所述第二水平軸相交；以及

對應于所述P溝道的第二柵極，所述第二柵極與所述第一水平軸相交。

2.根據權利要求1所述的裝置，其中，所述N層和所述P層包括第一材料和第二材料，所述第一材料和所述第二材料均選自于包括Ⅳ族、Ⅲ-Ⅴ族和Ⅱ-Ⅵ族的組。

3.根據權利要求1所述的裝置，其中，所述N層和所述P層彼此晶格失配。

4.根據權利要求1所述的裝置，其中，所述第一柵極在所述N溝道的正上方和正下方，并且所述第二柵極在所述P溝道的正上方和正下方。

5.根據權利要求1所述的裝置，其中，所述N層和所述P層中的至少一個包括有組織的單晶晶格，所述N層和所述P層中的所述至少一個的底表面直接接觸氧化物的頂表面，并且所述氧化物在所述襯底與所述N層和所述P層中的所述至少一個之間。

6.根據權利要求1所述的裝置，其中，所述N層和所述P層中的至少一個被轉移到所述裝置，并且不在所述裝置上生長。

7.根據權利要求1所述的裝置，包括與所述襯底正交的第一豎直軸以及與所述襯底正交的第二豎直軸，所述第一豎直軸與所述第一柵極和所述N溝道相交，所述第二豎直軸與所述第二柵極和所述P溝道相交。

8.根據權利要求1所述的裝置，其中，絕緣體部分直接接觸所述N層和所述P層兩者。

9.一種半導體裝置，包括：

包括NMOS器件的N層，所述NMOS器件具有全都與正交于襯底的第一豎直軸相交的N溝道、第一源極和第一漏極；

包括PMOS器件的P層，所述PMOS器件具有全都與平行于襯底的第二豎直軸相交的P溝道、第二源極和第二漏極；

環繞所述N溝道、直接接觸第一絕緣層的第一柵極；

環繞所述P溝道、直接接觸第二絕緣層的第二柵極；

直接接觸所述第一絕緣層和所述P層的第一接觸部；以及

直接接觸所述第二絕緣層和所述N層的第二接觸部。

10.根據權利要求9所述的裝置，其中，所述第一源極和所述第一漏極中的一個在所述第一絕緣層上方延伸，并且所述第一源極和所述第一漏極中的另一個在所述第一絕緣層下方延伸。

11.根據權利要求10所述的裝置，其中，所述第二源極和所述第二漏極中的一個在所述第二絕緣層上方延伸，并且所述第二源極和所述第二漏極中的另一個在所述第二絕緣層下方延伸。

12.根據權利要求9所述的裝置，其中，(a)所述N層和所述P層中的至少一個包括第一子層、第二子層和第三子層，所述第二子層直接接觸所述第一子層和所述第三子層，并且(b)所述第二子層與所述第一子層和所述第三子層中的至少一個被不相等地摻雜。

13.根據權利要求12所述的裝置，其中，所述N溝道和所述P溝道中的至少一個包括所述第二子層的一部分，所述第一源極和所述第二源極中的至少一個包括所述第一子層的一部分，并且所述第一漏極和所述第二漏極中的至少一個包括所述第三子層的一部分。

14.根據權利要求9所述的裝置，包括平行于所述襯底、與所述N溝道和所述第二接觸部相交的第一水平軸。

15.根據權利要求14所述的裝置，包括平行于所述襯底、與所述P溝道和所述第一接觸部相交的第二水平軸。